XiaoMi-AI文件搜索系统
World File Search System意法
lis331dlh.pdf - 意法半导体
表 1. 器件概要.................................................. ... . 6 表 3. 机械特性@Vdd = 2.5 V，T = 25 °C 除非另有说明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ................. ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 表 14. 主机接收（读取）来自从机的多个字节数据时的传输 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 表 22. CTRL_REG2 说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 表 23. 高通滤波器模式配置. ...高通滤波器截止频率配置. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 表 31. CTRL_REG5 描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... 28 表 35. STATUS_REG 寄存器. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 表 36. STATUS_REG 描述. ... . ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。31 表 46. INT2_CFG 寄存器. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 表 47. INT2_CFG 描述. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 表 48. 中断模式配置. ...
lis331dlh.pdf - 意法半导体
表 1. 器件概要.................................................. ... . 6 表 3. 机械特性@Vdd = 2.5 V，T = 25 °C 除非另有说明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ................. ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 表 14. 主机接收（读取）来自从机的多个字节数据时的传输 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 表 22. CTRL_REG2 说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 表 23. 高通滤波器模式配置. ...高通滤波器截止频率配置. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 表 31. CTRL_REG5 描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... 28 表 35. STATUS_REG 寄存器. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 表 36. STATUS_REG 描述. ... . ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。31 表 46. INT2_CFG 寄存器. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 表 47. INT2_CFG 描述. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 表 48. 中断模式配置. ...
lis331dlh.pdf - 意法半导体
表 1.设备摘要。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。1 表 2.引脚描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。6 表 3.机械特性 @ Vdd = 2.5 V，T = 25 °C，除非另有说明。。。。。。。。。。7 表 4.电气特性 @ Vdd = 2.5 V，T = 25 °C，除非另有说明。。。。。。。。。。。。8 表 5.SPI 从机时序值。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。9 表 6.I2C 从机时序值。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。10 表 7.绝对最大额定值。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。11 表 8.串行接口引脚描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。15 表 9.。。串行接口引脚描述 ............................................15 表 10.SAD+读/写模式 ..。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。16 表 11.主机向从机写入一个字节时的传输 ..............................16 表 12.主机向从机写入多个字节时的传输：..........................17 表 13.主机接收（读取）从机的一个字节数据时的传输： ........。。。。。。17 表 14.主设备从从设备接收（读取）多个字节数据时的传输 .........17 表 15.寄存器地址映射。..........。。。。。。。。。。。。。。。。。。。。。。。。...................21 表 16.WHO_AM_I 寄存器 .....。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。..23 表 17.CTRL_REG1 寄存器 ..................。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。23 表 18.CTRL_REG1 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。..23 表 19.功率模式和低功耗输出数据速率配置 .< div> 。。。。。。。。。。。。。。。 < /div>.........24 表 20.正常模式输出数据速率配置和低通截止频率。........24 表 21.CTRL_REG2 寄存器 ..。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。...... div>............. . . 24 表 22. CTRL_REG2 说明 . 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。...24 表 22.CTRL_REG2 说明 .。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。.................24 表 23.高通滤波器模式配置 ......。。。。。。。。。。。。。。。。。。。。。。。。.............25 表 24.高通滤波器截止频率配置 ..........。。。。。。。。。。。。。。。。。。。。。。。。25 表 25.CTRL_REG3 寄存器 .....................。。。。。。。。。。。。。。。。。。。。。。。。.......26 表 26.CTRL_REG3 描述 ..............。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。26 表 27.INT 1 和 INT 2 焊盘上的数据信号。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。26 表 28.CTRL_REG4 寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。26 表 29.CTRL_REG4 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。26 表 30.CTRL_REG5 寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。27 表 31.CTRL_REG5 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。27 表 32.睡眠唤醒配置。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。27 表 33.参考寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。28 表 34.参考描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。28 表 35.STATUS_REG 寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。28 表 36.STATUS_REG 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。28 表 37.INT1_CFG 寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。29 表 38.INT1_CFG 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。29 表 39.中断 1 源配置。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。30 表40.INT1_SRC 寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。30 表 41.INT1_SRC 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。30 表 42.INT1_THS 寄存器。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。31 表 43.INT1_THS 描述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。.......31 表 44.INT1_DURATION 寄存器 .............。。。。。。。。。。。。。。。。。。。。。。。。..........31 表 45.INT2_DURATION 描述。...........。。。。。。。。。。。。。。。。。。。。。。。。...........31 表 46.INT2_CFG 寄存器 ...........。。。。。。。。。。。。。。。。。。。。。。。。....................31 表 47.INT2_CFG 描述 ..。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。...... div>......31 表 48. < /div>中断模式配置。...........。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。32
STG5682 - 意法半导体
如果器件承受的压力超过“绝对最大额定值”表中列出的额定值，则可能会对器件造成永久性损坏。这些只是压力额定值，并不表示器件在这些条件下或任何其他高于本规范操作部分所示条件的条件下运行。长时间暴露在绝对最大额定值条件下可能会影响器件的可靠性。另请参阅 STMicroelectronics SURE 计划和其他相关质量文档。
AMBA DesignWare® 和 coreAssembler 简化了意法半导体数字广播控制器和音频解码器的设计流程并改善了设计时序
Andreas Vielhaber，Synopsys 公司，意大利米兰 摘要 当今的片上系统 (SoC) 设计非常复杂，要求新的 SoC 设计项目采用更快、更简单的流程和方法。为了以更快、更低成本将更多 SoC 推向市场，意法半导体与 Synopsys® 专业服务部门联手，为数字音频系统平台设计了一种新的流程和方法。本文介绍了 SYNOPSYS® coreAssembler 如何通过自动化配置和互连步骤、提供实现 AMBA 平台的自动化路径以及使用 VIP 改进验证来简化使用 AMBA DesignWare® 组装 AMBA 系统的过程。该流程已用于设计和验证由意法半导体数字广播无线电部门 (汽车产品组) 开发的数字无线电系统控制器和音频解码器架构。