XiaoMi-AI文件搜索系统
World File Search System扇入
先进封装的当前趋势和挑战
注意：• 此饼形图代表所有先进封装平台（扇入/扇出 WLP、倒装芯片包括 2.5D/3D 和嵌入式芯片）的叠加。• 倒装芯片值作为总产能输入，扇入、扇出、3D 堆叠和嵌入式芯片作为总产量输入。• 客户未提供倒装芯片产量值 – 全球利用率约为产能的 85-90%。
具有多个切割晶圆的六面模塑面板级芯片级封装
摘要 本研究介绍了 6 面模塑面板级芯片级封装 (PLCSP) 的设计、材料、工艺、组装和可靠性。重点介绍了在带有多个器件晶圆的大型临时面板上制造 PLCSP 的 RDL（重新分布层）。由于所有印刷电路板 (PCB) 面板都是矩形，因此一些器件晶圆被切成两块或更多块，以便充分利用面板。因此，产量非常高。由于所有工艺/设备都是 PCB 工艺/设备（不是半导体工艺/设备），因此这是一个非常低成本的工艺。制造 RDL 后，将晶圆从 PCB 面板上剥离。然后进行焊球安装，并从带有 RDL 的原始器件晶圆制造 6 面模塑 PLCSP。介绍了 PLCSP 的跌落测试和结果（包括故障分析）。 6 面模塑 PLCSP PCB 组件的热循环由非线性温度和时间相关有限元模拟执行。关键词 扇入封装、再分布层、6 面模塑面板级芯片级封装、切割晶圆和跌落测试。
eWLB（嵌入式晶圆级 BGA）封装的板级可靠性改进
在减小移动设备外形尺寸和增加功能集成度方面，晶圆级封装 (WLP) 是一种极具吸引力的封装解决方案，与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出型 WLP (FOWLP) 的进步，与扇入型 WLP 相比，它是一种更优化、更有前景的解决方案，因为它可以在设计更多输入/输出 (I/O) 数量、多芯片、异构集成和三维 (3D) 系统级封装 (SiP) 方面提供更大的灵活性。嵌入式晶圆级球栅阵列 (eWLB) 是一种扇出型 WLP，可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用，因为它有可能以经过验证的制造能力和生产良率发展为各种配置。eWLB 是一种关键的先进封装，因为它具有更高的 I/O 密度、工艺灵活性和集成能力。它有助于在一个封装中垂直和水平地集成多个芯片，而无需使用基板。结构设计和材料选择对工艺良率和长期可靠性的影响越来越重要，因此有必要全面研究影响可靠性的关键设计因素。
先进封装季度市场监测 2022 年第 1 季度
封装行业动态：2021 年顶级参与者的收入 2021 年对于先进封装来说是丰收的一年，ASE 继续主导市场收入，其次是 Amkor。英特尔保持第三的位置，其次是长电科技和台积电。Yole 的季度先进封装监测器提供了 2021 年收入和同比增长排名前 30 位的外包半导体组装和测试 (OSAT) 公司。与 2020 年相比，2021 年的同比收入增长更大，增长最快的 OSAT 主要是中国的。先进封装 (AP) 市场的总收入在 2021 年达到 321 亿美元，预计将录得 10% 的复合年增长率 (CAGR)，到 2027 年达到 572 亿美元。5G、汽车信息娱乐/高级驾驶辅助系统 (ADAS)、人工智能 (AI)、数据中心和可穿戴应用的大趋势继续推动 AP 向前发展。在此监测器中，显示了主要先进封装类型的季度数据更新，包括倒装芯片芯片级封装 (FCCSP)、倒装芯片球栅阵列 (FCBGA)、晶圆级芯片级封装 (WLCSP)/扇入、扇出封装、3D 堆叠封装和系统级封装 (SiP)。
任意破坏下的浅电路量子优势
Bravyi、Gosset 和 König（Science 2018）、Bene Watts 等人（STOC 2019）、Coudron、Stark 和 Vidick（QIP 2019）以及 Le Gall（CCC 2019）最近的研究表明，浅（即小深度）量子电路和经典电路的计算能力存在无条件分离：量子电路可以以恒定深度求解经典电路需要对数深度才能求解的计算问题。利用量子纠错，Bravyi、Gosset、König 和 Tomamichel（Nature Physics 2020）进一步证明，即使量子电路受到局部随机噪声的影响，类似的分离仍然存在。在本文中，我们考虑了在计算结束时任何恒定部分的量子比特（例如，巨大的量子比特块）都可能被任意破坏的情况。即使在这个极具挑战性的环境中，我们也朝着建立量子优势迈出了第一步：我们证明存在一个计算问题，可以通过量子电路以恒定深度解决，但即使解决该问题的任何大子问题也需要对数深度和有界扇入经典电路。这为量子浅电路的计算能力提供了另一个令人信服的证据。为了展示我们的结果，我们考虑了扩展图上的图状态采样问题（之前的研究也使用过）。我们利用扩展图对顶点损坏的“鲁棒性”来表明，对于小深度经典电路来说很难解决的子问题仍然可以从损坏的量子电路的输出中提取出来。
任意破坏下的浅电路量子优势
Bravyi、Gosset 和 König（Science 2018）、Bene Watts 等人（STOC 2019）、Coudron、Stark 和 Vidick（QIP 2019）以及 Le Gall（CCC 2019）最近的研究表明，浅（即小深度）量子电路和经典电路的计算能力存在无条件分离：量子电路可以以恒定深度求解经典电路需要对数深度才能求解的计算问题。利用量子纠错，Bravyi、Gosset、König 和 Tomamichel（Nature Physics 2020）进一步证明，即使量子电路受到局部随机噪声的影响，类似的分离仍然存在。在本文中，我们考虑了在计算结束时任何恒定部分的量子比特（例如，巨大的量子比特块）都可能被任意破坏的情况。即使在这个极具挑战性的环境中，我们也朝着建立量子优势迈出了第一步：我们证明存在一个计算问题，可以通过量子电路以恒定深度解决，但即使解决该问题的任何大子问题也需要对数深度和有界扇入经典电路。这为量子浅电路的计算能力提供了另一个令人信服的证据。为了展示我们的结果，我们考虑了扩展图上的图状态采样问题（之前的研究也使用过）。我们利用扩展图对顶点损坏的“鲁棒性”来表明，对于小深度经典电路来说很难解决的子问题仍然可以从损坏的量子电路的输出中提取出来。
汽车 eWLB（嵌入式晶圆级 BGA）FOWLP 的板级可靠性
随着芯片尺寸的缩小，晶圆级封装 (WLP) 正成为一种有吸引力的封装技术，与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出晶圆级封装 (FOWLP) 设计的进步，这种先进技术已被证明是一种比扇入 WLP 更理想、更有前景的解决方案，因为它具有更大的设计灵活性，具有更多的输入/输出 (I/O) 和更好的热性能。此外，与倒装芯片封装相比，FOWLP 具有更短、更简单的互连，具有卓越的高频性能。eWLB（嵌入式晶圆级 BGA）是一种 FOWLP，可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用。它还可能发展成各种配置，并基于超过 8 年的大批量生产，具有经过验证的产量和制造经验。本文讨论了 eWLB 在汽车应用中的强大板级可靠性性能方面的最新进展。将回顾一项实验设计 (DOE) 研究，该研究通过实验结果证明了改进的板内温度循环 (TCoB) 性能。我们计划进行多项 DOE 研究，并准备了测试载体，变量包括焊料材料、阻焊层开口/再分布层 (RDL) 设计的铜焊盘尺寸、铜 (Cu) RDL 厚度和凸块下金属化 (UBM) 以及印刷电路板 (PCB) 上的铜焊盘设计 (NSMD、SMD)。通过这些参数研究和 TCoB 可靠性测试，测试载体通过了 1000 次温度循环 (TC)。菊花链测试载体用于在行业标准测试条件下测试 TCoB 可靠性性能。