XiaoMi-AI文件搜索系统
World File Search System抽头
FS-6T
扬声器应采用双向表面贴装设计，带有内部无源分频器和 60W 低插入损耗 70/100V 变压器，用于恒压分布式线路。 6 英寸矿物填充聚丙烯低音扬声器，带丁基橡胶环绕和 1 英寸 (25 毫米) 钛圆顶，带磁流体冷却钕磁铁系统，应安装在专有注塑 ABS、防紫外线褪色外壳中。外壳的防尘防溅等级应超过 IEC60529 IP-65，防盐防潮等级应超过 Mil STD 810G。内置密封输入面板盖和粉末涂层铝格栅。扬声器颜色应为 RAL 9016（白色）或 RAL 9017（黑色）。设备应附带防滑 U 型支架，该支架的粉末涂层与外壳颜色相同。扬声器应具有可选的滚花球形接头云台安装系统，并带有快速连接/拆卸机制。扬声器应符合以下安全标准：CE。扬声器应满足以下性能规格：轴上系统频率范围应为 57 Hz 至 20 kHz （-10 dB）。在建议使用高通保护的全空间环境中，宽带灵敏度应为 89 dB（1m 处为 2.83 V）SPL。长期功率处理额定值为 EIA-426B 中定义的 80W。最大连续输出应为 108 dB SPL，最大峰值输出应为 114 dB SPL。标称覆盖模式应为 100 度锥形。变压器应具有 60W、30W、15W、7.5W（3.8W 70V）的功率抽头，外加 8 欧姆旁路，可使用机箱背面的滑动开关进行选择。扬声器 Euroblock 输入连接应允许直接连接到 70 伏、100 伏或低阻抗放大器。扬声器外形尺寸为 13.90" x 7.73" x 8.66" (353mm x 196mm x 220mm)，单位净重为 12.02lbs (5.45kg)，保修期为 5 年。扬声器为 Atlas + Fyne FS-6T 表面安装扬声器。
序列密码重分的非线性滤波模型
非线性过滤模型是一种设计安全流密码的古老且易于理解的方法。几十年来，大量的研究表明如何攻击基于此模型的流密码，并确定了用作过滤函数的布尔函数所需的安全属性，以抵御此类攻击。这导致了构造布尔函数的问题，这些函数既要提供足够的安全性，又要实现高效。不幸的是，在过去的二十年里，文献中没有出现解决这个问题的好方法。缺乏好的解决方案实际上导致非线性过滤模型或多或少变得过时。这对密码设计工具包来说是一个巨大的损失，因为非线性过滤模型的巨大优势在于，除了它的简单性和为面向硬件的流密码提供低成本解决方案的能力之外，还在于积累了有关抽头位置和过滤函数的安全要求的知识，当满足所有标准时，这让人对其安全性充满信心。在本文中，我们构造了奇数个变量（n≥5）的平衡函数，这些函数具有以下可证明的性质：线性偏差等于2−⌊n/2⌋−1，代数次数等于2⌊log2⌊n/2⌋⌋，代数免疫度至少为⌈（n−1）/4⌉，快速代数免疫度至少为1+⌈（n−1）/4⌉，并且这些函数可以使用O（n）NAND门实现。这些函数是通过对著名的Maiorana-McFarland弯曲函数类进行简单修改而获得的。由于实现效率高，对于任何目标安全级别，我们都可以构造高效的可实现函数，以提供对快速代数和快速相关攻击所需的抵抗级别。先前已知的可有效实现的函数具有过大的线性偏差，即使变量数量很大，它们也不合适。通过适当选择 n 和线性反馈移位寄存器的长度 L，我们表明有可能获得可证明 κ 位安全的流密码示例，这些密码对于各种 κ 值都可以抵御众所周知的攻击。我们为 κ = 80、128、160、192、224 和 256 提供了具体建议，使用长度为 163、257、331、389、449、521 的 LFSR 和针对 75、119、143、175、203 和 231 个变量的过滤函数。对于 80 位、128 位和 256 位安全级别，相应流密码的电路分别需要大约 1743.5、2771.5 和 5607.5 个 NAND 门。对于 80 位和 128 位安全级别，门数估计值与著名密码 Trivium 和 Grain-128a 相当，而对于 256 位安全级别，我们不知道任何其他流密码设计具有如此低的门数。关键词：布尔函数、流密码、非线性、代数免疫、高效实现。
序列密码重分的非线性滤波模型
非线性过滤模型是一种设计安全流密码的古老且易于理解的方法。几十年来，大量的研究表明如何攻击基于此模型的流密码，并确定了用作过滤函数的布尔函数所需的安全属性，以抵御此类攻击。这导致了构造布尔函数的问题，这些函数既要提供足够的安全性，又要实现高效。不幸的是，在过去的二十年里，文献中没有出现解决这个问题的好方法。缺乏好的解决方案实际上导致非线性过滤模型或多或少变得过时。这对密码设计工具包来说是一个巨大的损失，因为非线性过滤模型的巨大优势在于，除了它的简单性和为面向硬件的流密码提供低成本解决方案的能力之外，还在于积累了有关抽头位置和过滤函数的安全要求的知识，当满足所有标准时，这让人对其安全性充满信心。在本文中，我们构造了奇数个变量（n≥5）的平衡函数，这些函数具有以下可证明的性质：线性偏差等于2−⌊n/2⌋−1，代数次数等于2⌊log2⌊n/2⌋⌋，代数免疫度至少为⌈（n−1）/4⌉，快速代数免疫度至少为1+⌈（n−1）/4⌉，并且这些函数可以使用O（n）NAND门实现。这些函数是通过对著名的Maiorana-McFarland弯曲函数类进行简单修改而获得的。由于实现效率高，对于任何目标安全级别，我们都可以构造高效的可实现函数，以提供对快速代数和快速相关攻击所需的抵抗级别。先前已知的可有效实现的函数具有过大的线性偏差，即使变量数量很大，它们也不合适。通过适当选择 n 和线性反馈移位寄存器的长度 L，我们表明有可能获得可证明 κ 位安全的流密码示例，这些密码对于各种 κ 值都可以抵御众所周知的攻击。我们为 κ = 80、128、160、192、224 和 256 提供了具体建议，使用长度为 163、257、331、389、449、521 的 LFSR 和针对 75、119、143、175、203 和 231 个变量的过滤函数。对于 80 位、128 位和 256 位安全级别，相应流密码的电路分别需要大约 1743.5、2771.5 和 5607.5 个 NAND 门。对于 80 位和 128 位安全级别，门数估计值与著名密码 Trivium 和 Grain-128a 相当，而对于 256 位安全级别，我们不知道任何其他流密码设计具有如此低的门数。关键词：布尔函数、流密码、非线性、代数免疫、高效实现。
使用 NIST 和 TPU 空气动力学数据库对孤立低层建筑的屋顶压力统计数据进行严格评估
摘要：屋顶压力统计数据是 ASCE 风荷载设计条款的基础，通常通过边界层 (BL) 风洞测试获得。然而，人们已经认识到一个长期存在的问题——不同 BL 风洞报告的结果不一致。请注意，这些 BL 风洞测试往往遵循标准设置，使用既定的仪器和设备测量缩小的建筑模型上的流量和压力，并使用通用方法处理数据。导致报告的压力统计数据存在不可忽略的差异的主要因素是什么？考虑到风洞数据在作为 CFD 工具验证的参考案例方面的作用越来越大，必须严格评估现有的风洞压力数据，并深入了解风工程界的这一突出问题。这项工作将重点关注 NIST 和 TPU 气动数据库中存档的模拟 BL 流入的孤立低层建筑模型的选定案例的屋顶压力数据的时间序列。结果包括瞬时压力、平均和 RMS 表面压力的直方图，以及由 Gumbel 模型根据屋顶上的压力抽头位置和风向估计的峰值压力。我们希望找出风洞测试中导致结果差异的主要因素，并帮助解决这一问题。关键词：风洞测试、数据不一致、NIST 气动数据库、TPU 气动数据库 1.简介 风洞测试创建了一个受控的、理想的、模拟的边界层流动条件，并使用缩放的建筑模型来重现感兴趣的风结构相互作用。对于风荷载试验，主要测量量包括局部表面压力和/或总力和力矩，以及模型所受的流入特性（风速剖面、湍流水平和频谱）。边界层风洞试验极大地促进了风荷载设计。然而，风洞试验结果的不一致性一直是风工程界公认的长期问题。例如，对来自六个著名风洞实验室的风压数据的变异性进行了比较，得出结果的变异系数在 10% 到 40% 之间（Fritz 等人，2008 年）。风洞结果的差异可以归因于风荷载测量和估计的多个方面。风洞可能受到实现 ABL 风的全光谱的能力限制（由于物理尺寸和缺少粗糙度细节而切断大尺度和小尺度的湍流结构）、相对较低的 Re 数范围以及与特定设备相关的不确定性。就低层建筑模型而言，高度与边界层气动粗糙度（H/z 0 Jensen 数）的比率在实用上非常具有挑战性。建筑特征和表面纹理难以建模，这可能会极大地影响表面的关键流动分离、重新附着和涡流发展
国防部手册 - EverySpec
图页 图 1。B-52 和 JDAM 之间的 MIL-STD-1760 脐带照片.................................2 图 2。接口范围。........................................................................................................16 图 3。MIL-STD-1760 功能接口。........................................................................................18 图 4。主信号集。......................................................................................................21 图 5。辅助电源信号集。................................................................................................22 图 6.AEIS 实施阶段.......................................................................................................35 图 7.AEIS 系统关系.......................................................................................................37 图 8.集中式系统架构。.............................................................................................42 图 9.分布式系统架构。................................................................................43 图 10.代表性 SSIU 配置..............................................................................................44 图 11.结构接地连接...............................................................................................66 图 12.生成关键控制字.......................................................................................................72 图 13.基本网络配置....................................................................................................81 图 14.分层载流子存储总线配置。..............................................................82 图 15。数据总线网络配置 - 备选方案 1........................................................................82 图 16。数据总线网络配置 - 备选方案 2........................................................................83 图 17。数据总线接口场感应噪声水平........................................................................90 图 18。双轴接触电缆组件噪声水平.......................................................................92 图 19。标准 20 AWG 接触电缆组件噪声水平。.........................................................92 图 20。变压器中心抽头。飞机分层总线。变压器耦合器替代方案.................................................................................93 图 21。..............................................................................................94 图 22。.........................................................................................96 图 23。短截线中继器示例。.............................................................................................97 图 24。多个远程终端耦合选项。...........................................................98 图 25.本地和飞机 MIL-STD-1553 总线....................................................................99 图 26.单个和多个存储总线.........................................................................................101 图 27.单独和共享的 MIL-STD-1553 总线.......................................................................102 图 28.线性总线....................................................................................................104 图 29.星号总线。.............................................................................................................104 图 30.典型的 MIL-STD-1553 总线控制器。....................................................................106 图 31。存储冗余级别.......................................................................................................109 图 32。MSI 输入阻抗......................................................................................................110 图 33。MSI 数据总线接口的预期噪声水平.......................................................................112 图 34。飞机电压水平要求。......................................................................................115 图 35。飞机释放同意实施示例 – 机电继电器。.....116 图 36。飞机释放同意实施示例 – 固态.........................................................116 图 37。商店释放同意电压要求。.........................................................118 图 38。存储释放同意电路示例...............................................................................120 图 39。托架存储释放同意信号要求。..............................................123 图 40。托架存储释放同意直接连接 – 仅一个 MSI。........................123 图 41.带有单独 28 VDC 电源的托架存储释放许可....................124 图 42.带有三个控制电路的托架存储释放许可...............................124 图 43.联锁接口要求。................................................................................130 图 44.联锁功能的典型电路...............................................................................131 图 45.任务存储联锁功能.......................................................................................134 图 46.主联锁和辅助联锁.......................................................................................136 图 47.ASI 地址电气特性....................................................................................139 图 48.飞机地址电路示例....................................................................................140
ISSCC 2024 - 量子技术集成电路
2 Google Quantum AI，加利福尼亚州戈利塔 超导量子处理器是最先进的量子计算技术之一。基于这些设备的系统已经实现了后经典计算 [1] 和量子纠错协议的概念验证执行 [2]。虽然其他量子比特技术采用自然产生的量子力学自由度来编码信息，但超导量子比特使用的自由度是在电路级定义的。当今最先进的超导量子处理器使用 transmon 量子比特，但这些只是丰富的超导量子比特之一；在考虑大规模量子计算机的系统级优化时，替代量子比特拓扑可能会证明是有利的。在这里，我们考虑对 Fluxonium 量子比特进行低温 CMOS 控制，这是最有前途的新兴超导量子比特之一。图 29.1.1 比较了 transmon 和 Fluxonium 量子比特。 transmon 是通过电容分流约瑟夫森结 (JJ) 实现的，是一种非线性 LC 谐振器，其谐振频率为 f 01，非谐性分别在 4-8GHz 和 200-300MHz 范围内。transmon 有限的非谐性约为 5%，限制了用于驱动量子比特 f 01 跃迁的 XY 信号的频谱内容，因为激发 f 12 跃迁会导致错误。以前的低温 CMOS 量子控制器通过直接 [3,4] 或 SSB 上变频 [5,6] 复杂基带或 IF 包络（例如，实施 DRAG 协议）生成光谱形状的控制脉冲；这些设备中高分辨率 DAC 的功耗和面积使用限制了它们的可扩展性。fluxonium 采用额外的约瑟夫森结堆栈作为大型分流电感。这样就可以实现 f 01 频率为 ~1GHz 或更低的量子比特，而其他所有跃迁频率都保持在高得多的频率（>3GHz，见图 29.1.1）[7]。与 transmon 相比，fluxonium 的频率较低且非谐性较高，因此可以直接生成低 GHz 频率控制信号，并放宽对其频谱内容的规范（但需要更先进的制造工艺）。在这里，我们利用这一点，展示了一种低功耗低温 CMOS 量子控制器，该控制器针对 Fluxonium 量子比特上的高保真门进行了优化。图 29.1.2 显示了 IC 的架构。它产生 1 至 255ns 的微波脉冲，具有带宽受限的矩形包络和 1GHz 范围内的载波频率。选择规格和架构是为了实现优于 0.5° 和 0.55% 的相位和积分振幅分辨率，将这些贡献限制在平均单量子比特门错误率的 0.005%。它以 f 01 的时钟运行，相位分辨率由 DLL 和相位插值器 (PI) 实现，而包络精度则由脉冲整形电路实现，该电路提供粗调振幅和微调脉冲持续时间（与传统控制器不同，使用固定持续时间和精细幅度控制）。数字控制器和序列器可播放多达 1024 步的门序列。图 29.1.2 还显示了相位生成电路的示意图。DLL 将这些信号通过等延迟反相器缓冲器 (EDIB) 后，比较来自电压控制延迟线 (VCDL) 的第一个和第 31 个抽头的信号。这会将 CLK[0] 和 CLK[30] 锁定在 180°，并生成 33 个极性交替的等延迟时钟信号。使用 CLK[30] 而不是 CLK[32] 来确保在 PFD 或 EDIB 不匹配的情况下实现全相位覆盖，这可能导致锁定角低于 180°。一对 32b 解复用器用于选择相邻的时钟信号（即 CLK[n] 和 CLK[n+1]），开关和 EDIB 网络用于驱动具有可选极性的 PI。 PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。