1。处理器检查程序计数器以查看下一步运行的指令。2。程序计数器在记忆下下一个指令所在的位置中给出了一个地址值。3。处理器从此内存位置获取指令值。4。一旦获取了指令,就需要对其进行解码和执行。例如,这可能涉及取一个值,将其放入ALU中,然后从寄存器中取出不同的值并将两个值添加在一起。5。完成此操作后,处理器将返回程序计数器以找到下一条指令。6。重复此周期直到程序结束。
我们解决了在投机语义下在编译器转换之间保留非干预的问题。我们开发了一种证明方法,以确保在所有源程序中均匀保存。我们证明方法的基础是一种新的模拟关系形式。它通过指令进行操作,该指令对攻击者对微构造状态的控制进行建模,并且它解释了编译器转换可能会改变微构造状态对执行(以及指令)的影响。使用我们的证明方法,我们显示了消除死亡代码的正确性。当我们试图证明注册分配正确时,我们确定了以前未知的弱点,该弱点会引入非干预。我们已经证实了libsodium密码库中代码上主流编译器的弱点。为了再次获得安全性,我们开发了一种新颖的静态分析,该分析可在源程序和寄存器分配程序的产品上运行。使用分析,我们向现有的注册分配实现提供了一个自动修复程序。我们通过证明方法证明了固定寄存器分配的正确性。
微处理器描述HXRHPPC处理器集成了五个执行单元 - 一个整数单元(IU),浮点单元(FPU),分支处理单元(BPU),负载/存储单元(LSU)和系统寄存器单元(SRU)。并行执行五个指令的能力以及使用快速执行时间的简单指令产生高系统效率和吞吐量。大多数整数指令具有一个时钟周期的吞吐量。FPU是管道的,因此可以在每个时钟周期中发出单精确的多重ADD指令。处理器提供独立的片上,16个kbyte,四向设置缔合性,物理上的caches,用于指令和数据以及芯片指令和数据存储器管理单位(MMU)。它还通过使用两个独立指令和数据块地址
写保护 使用非易失性存储器的应用程序必须考虑噪声和其他不利系统条件可能损害数据完整性的可能性。为了解决这一问题,该设备提供了以下数据保护机制: 上电复位和内部定时器 (t PUW ) 可以在电源超出工作规范时提供保护,防止意外更改。 检查编程、擦除和写状态寄存器指令是否由 8 的倍数个时钟脉冲组成,然后才接受这些指令进行执行。 所有修改数据的指令都必须先执行写使能 (WREN) 指令,以设置写使能锁存器 (WEL) 位。以下事件会使该位返回到其复位状态:– 上电
使用非易失性存储器的应用程序必须考虑噪声和其他不利系统条件可能损害数据完整性的可能性。为了解决这一问题,该设备提供了以下数据保护机制: 上电复位和内部定时器 (t PUW ) 可以在电源超出工作规范时提供保护,防止意外更改。 检查编程、擦除和写入状态寄存器指令是否由 8 的倍数个时钟脉冲组成,然后才接受这些指令进行执行。 所有修改数据的指令都必须先执行写入使能 (WREN) 指令,以设置写入使能锁存器 (WEL) 位。以下事件会使该位返回到其复位状态:– 上电
控制单元控制 CPU 周围的数据流。控制单元还向不同组件发送控制信号,指示它们执行哪些操作,例如读取、写入、添加、减去。控制单元解码指令(转换为操作码和操作数)。控制单元控制操作的时间(时钟速度)。算术逻辑单元 (ALU) 执行执行指令所需的计算,包括加法和减法。ALU 还执行逻辑运算,如比较。ALU 有一个内置寄存器,用于存储计算的临时结果
页面编程以编程一个数据字节,需要两个说明:写入启用(WREN),这是一个字节,以及一个页面程序(PP)或Quad Input Page Program(QPP)序列,由四个字节加数据组成。这是内部程序周期(持续时间t pp的)。要散布此开销,页面程序(PP)或Quad Input Page Program(QPP)指令允许一次编程(从1更改为1),只要它们位于内存的同一页面上的连续地址,就可以进行256个字节。部门擦除,半块擦除,块擦除和芯片擦除页面程序(PP)或Quad Input Page Program(QPP)指令允许重置位1到0。可以在应用此之前,需要将内存字节删除到所有1s(FFH)。可以使用扇区擦除(SE)指令一次实现这一部门,一次使用半块擦除(HBE)指令,一次使用块擦除(BE)指令或在整个内存中使用芯片擦除(CE)指令一次块。这开始了一个内部擦除周期(持续时间,t hbe,t be或t ce)。擦除指令必须先进行写入启用(WREN)指令。在写作,程序或擦除周期期间进行调查,可以通过不等待最坏的情况延迟(t w,t pp,t pp,t se,t hbe,t e或t be或t ce),可以进一步改善写作状态寄存器(WRSR),程序(PP,QPP)或擦除(SE,HBE,BE或CE)的进一步改善。当芯片选择(CS#)较低时,启用设备并处于主动功率模式时,主动功率,备用功率和深度降低模式。设备的消耗量下降到I CC1。在状态寄存器中提供了正在进行的写入(WIP)位,以便该申请程序可以监视其值,并将其轮询以确定上一个写入周期,程序周期或擦除周期完成何时完成。当Chip Select(CS#)较高时,设备将被禁用,但可以保留在活动的功率模式下,直到所有内部周期都完成(程序,擦除和写入状态寄存器)。然后设备进入待机电源模式。执行特定指令(Enter Deep Down Mode(DP)指令)时,将输入深度降低模式。设备的消耗进一步下降到I CC2。该设备保留在此模式下,直到执行另一个特定的指令(从深度降低模式和读取设备ID(RDI)指令)为止。当设备处于深度降低模式时,所有其他说明都将忽略。这可以用作额外的软件保护机制,当设备没有主动使用时,可以保护设备免受无意的写入,程序或擦除指令。使用非易失性存储器的写保护应用程序必须考虑噪声和其他不利系统条件的可能性,这些条件可能会损害数据完整性。解决这个问题
被执行,并且除了在条件跳转指令执行期间之外,在每个指令周期结束时加一。在步骤 1 期间,控制计数器操作存储器选择电路,并且在步骤 1 结束时,包含下一条指令的指定存储器字被读入静态寄存器。两个左边的位被解码为操作,并且该信息被发送到功能选择电路,在那里,结合步进计数器和时钟信号,生成所有指令所需的门控脉冲。两个右边的位指定操作数地址,被发送到存储器选择电路,允许读出所需的数据字。所有这些都发生在步骤 1 期间。实际的指令执行在最后三个步骤中的一些或全部期间进行。
SR-2(1) — 供应链风险管理计划 | 为所有系统建立 SCRM 团队:1) 建立一个供应链风险管理团队,该团队由 SCRM 高级机构官员 (SAO)、ICT SCRM 项目经理和 SCRM SAO 指定的其他人员组成,以领导和支持以下 SCRM 活动:a) 根据机构风险管理战略制定 ICT SCRM 风险;b) 根据 NIST SP 800-30、NIST SP 800-53 的当前版本以及机构确定并授权使用的其他评估方法评估 ICT SCRM 风险;c) 按照 EPA 行动计划和里程碑 (POA&M) 流程应对 ICT SCRM 风险;d) 根据 NIST SP 800-137 的当前版本和机构定义的重新评估先决条件监控 ICT SCRM 风险。 SR-3 — 所有系统的供应链控制和流程:1) 建立一个或多个流程,与 SCRM 战略计划中定义的 EPA 企业和任务利益相关者协作,识别和解决所有系统及其组件的供应链要素和流程中的弱点或缺陷;2) 采用以下控制措施,防止供应链对系统、系统组件或系统服务的风险,并限制供应链相关事件造成的危害或后果:EPA 政策和程序中详细说明的机构定义的控制措施;3) 在系统安全和隐私计划以及系统特定的供应链风险管理计划中记录所选和实施的供应链流程和控制。
违反 CRD 有关保护或保护受限数据或其他机密信息的规定,可能会根据《原子能法》第 234B 条第 a 款(42 美国法典 [U.S.C.]第 2282b 条,违反能源部有关机密或敏感信息或数据安全规定的民事罚款)。民事处罚评估程序载于《联邦法规汇编》(CFR)第 10 篇第 824 部分《机密信息安全违规民事处罚评估程序规则》。