现代服务器工作负载具有较大的代码占用空间,由于指令缓存容量未命中,这些代码很容易出现前端瓶颈。即使现代处理器中实现了积极的提取定向指令预取 (FDIP),由于 I-Cache 未命中,仍然会出现严重的前端停顿。FDIP 可以容忍 BPU 预测路径上发生的大部分未命中,而不会导致停顿。然而,先前的指令预取工作并非设计用于 FDIP 处理器。它们的唯一目标是减少 I-Cache 未命中,而 FDIP 处理器则旨在容忍它们。设计与 FDIP 协同工作的指令预取器需要确定影响前端性能的缓存未命中比例(未被 FDIP 完全隐藏),并仅针对它们。在本文中,我们提出了优先级定向指令预取 (PDIP),这是一种新颖的指令预取技术,它通过仅针对 FDIP 遇到困难的目标发出预取来补充 FDIP——沿着导致前端停顿事件的重新引导路径。PDIP 识别这些目标并将它们与未来预取的触发器相关联。在 43.5KB 的预算下,PDIP 在重要的工作负载(例如 Cassandra)上实现了高达 5.1% 的 IPC 加速,并在 16 个基准测试中实现了 3.2% 的几何平均 IPC 加速。
• 因 COS/ECE 375“计算机体系结构和组织”荣获“普林斯顿大学工程与应用科学学院卓越教学奖”,2024 年 4 月。 • 因“对多核和并行处理系统的编译器和体系结构的贡献”晋升为 IEEE 院士,2015 年。 • 因“PDIP:优先级定向指令预取”荣获 2024 年国际编程语言和操作系统体系结构支持会议 (ASPLOS) 最佳论文奖,2024 年 4 月。 • 入选“国际计算机体系结构研讨会 (ISCA) 名人堂”,2024 年 6 月。 • “AsmDB:理解和缓解仓库级计算机的前端停顿”入选 IEEE Micro 2019 年“精选”特刊,基于“在计算机体系结构领域的新颖性和长期影响潜力”。 • 入选“SWIFT:软件实现的容错”,荣获 2015 年第十三届代码生成和优化国际研讨会 (CGO) 的“时间考验奖”。 • “DAFT:解耦非循环容错”被程序委员会选入国际并行处理杂志的特刊,该特刊由 2010 年第 19 届并行架构和编译技术国际会议 (PACT) 的“顶级论文”组成。 • “容错类型汇编语言”被提名为 ACM 通讯 (CACM) 研究亮点,2008 年 9 月。