捕获区

微型制造的表面电极离子陷阱，具有3D-TSV集成，用于可伸缩量子计算

Micro-fabricated Surface Electrode Ion Trap with 3D-TSV Integration for Scalable Quantum Computing Jing Tao 1 , Luca Guidoni 2 , Hong Yu Li 3 , Lin Bu 3 , Nam Piau Chew 1 and Chuan Seng Tan 1* 1 School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639798 2 Laboratoire Matériaux et Phénomènes Quantiques, Université Paris Diderot, France, 75205 3 Institute of Microelectronics, Agency for Science, Technology and Research (A*STAR), Singapore 117685 Email: tancs@ntu.edu.sg Abstract In this paper, 3D architecture for TSV integrated Si surface ion-trap is proposed, in which the TSV and microbump technology is used to connect the surface electrodes of ion trap到底部的Si插座。伪电位模拟用于确定“平面陷阱”和“ TSV陷阱”几何形状的捕获离子高度。在两种情况下均未观察到伪能力的显着偏差。初步的微型离子陷阱芯片是特征的。所提出的技术在形式和寄生降低微型表面离子陷阱方面有希望，用于可扩展的量子计算应用。（关键字：表面离子陷阱，3D TSV集成，量子计算）简介量子计算被广泛吹捧为维持对高性能计算未来需求的最有可能的技术之一。实现量子计算机的一种有希望的方法是将悬浮在真空中的原子离子用作量子位（Qubits）来执行量子操作[1]。离子被一组产生静态（DC）和射频（RF）电场的表面电极限制在自由空间中。具有适当波长的激光束用于将离子冷却到地面振动能状态，并通过解决离子的电子能态执行量子操作。现代离子陷阱芯片促进了在SI基板上制造的大量多段表面电极，以操纵高密度离子阵列或形成多个离子捕获区[2]。离子捕获技术的关键挑战之一是以可扩展的方式将不断增加的电极号互连到外部DC/RF电源。传统的电线键合方法需要在芯片表面积上设计耗尽空间的外围粘结垫设计，并且还具有从芯片外围到被困离子的激光障碍物的缺点。使用高级3D集成技术，提议将离子陷阱芯片垂直堆叠在Si插台上，在该插座机上，将通过（TSV）和微型凹凸在其中形成垂直互连以连接表面电极。图1显示了所提出的TSV积分离子陷阱模具的示意图，该陷阱堆叠在Si插孔器上，其中一个离子被困在陷阱芯片表面上方。提出的架构提供了一个微型离子陷阱系统，其优势具有高密度电极积分能力，较小的RC延迟，紧凑的外形尺寸和芯片表面激光束的清晰可访问性。