压印光刻是一种有效且众所周知的复制纳米级特征的技术。纳米压印光刻 (NIL) 制造设备采用一种图案化技术,该技术涉及通过喷射技术将低粘度抗蚀剂逐场/逐场/逐次沉积和曝光到基板上。将图案化的掩模放入流体中,然后通过毛细作用,流体快速流入掩模中的浮雕图案。在此填充步骤之后,抗蚀剂在紫外线照射下交联,然后去除掩模,在基板上留下图案化的抗蚀剂。与光刻设备产生的图案相比,该技术可以忠实地再现具有更高分辨率和更大均匀度的图案。此外,由于该技术不需要大直径透镜阵列和先进光刻设备所需的昂贵光源,因此 NIL 设备实现了更简单、更紧凑的设计,允许将多个单元聚集在一起以提高生产率。
极紫外光刻 (EUVL) 是最有前途的技术之一,它可将半导体器件制造的极限扩展到 50 纳米及以下的临界尺寸 [1]。EUVL 需要制造反射掩模,它不同于紫外可见光光刻技术所用的传统透射掩模。极紫外 (EUV) 掩模由一个 EUV 波长的反射镜组成,反射镜上沉积了吸收图案堆栈。干涉镜由高折射率和低折射率材料的交替堆栈制成,通常是沉积在基板顶部的 40 个 Mo/Si 双层。通过调整 Mo 和 Si 层的厚度,可以针对 13.5 纳米的波长优化反射率。对于“双层工艺” [2],吸收图案堆栈由缓冲层顶部的导电吸收层制成,缓冲层用作蚀刻停止层以及吸收层修复步骤中的保护层。过去几年,人们评估了多种材料(Ti、TiN、Al-Cu、TaSi、Ta、TaN、Cr)[2–4] 作为 EUV 掩模的导电吸收材料的可能性。图 1 描述了这种基本的减法 EUV 掩模工艺流程,其中采用了“双层”吸收堆栈。
引言在过去的几十年里,集成电路的特征尺寸按照摩尔定律不断缩小。光学光刻已进入低 k -1 区域[1],[2],所用光的波长仍为193 nm。因此,使用传统光刻工艺获得高图案保真度和掩模可印刷性变得越来越具有挑战性。此外,印刷晶圆图像对光刻条件的微小变化变得高度敏感。为了缓解这些问题,对光学光刻中的分辨率增强技术 (RET) 的要求变得更加严格[3],[4]。最广泛采用的 RET 之一是光学邻近校正 (OPC) [5],[6],[7],[8],[9]。传统OPC中,光刻掩模版针对主图案进行预失真处理,以补偿印刷晶圆图像的不良失真。然而,随着关键尺寸的缩小和目标图案的复杂化,仅使用OPC很难在足够的工艺窗口下获得令人满意的印刷图像。
研究了高反射率相移掩模 (HR-PSM) 对 36nm 间距逻辑接触孔进行图案化的方法,并在成像性能 (ILS、LCDU、MEEF 等) 和曝光剂量方面与其他掩模吸收器进行了比较。为此,使用了晶圆数据校准的 CAR 和 MOR EUV 光刻胶模型。我们的模拟结果表明,HR-PSM 在较大的掩模 CD 下会产生暗场图像。但是,随着掩模 CD 的减小,图像的色调会发生反转,并且可以生成具有良好对比度的明场图像。基于这一观察,提出了一种 HR-PSM 加 MOR 图案化方法,用于最小间距等于 36nm 的全间距逻辑接触孔应用。我们表明,这种方法在全间距性能方面表现出多种增强,并且使我们能够使用 0.33NA EUV 扫描仪将逻辑接触孔的实际分辨率扩展到 40nm 间距以下。
摘要 - 本文提出了一种掩盖优化方法,用于使用图像介入来提高对象去除的质量。在许多现实情况下,许多介绍方法都经过一组随机掩码的训练,但在许多现实的情况下,indpainting的目标可能是一个对象,例如一个人。训练和推理图像中掩模之间的域间隙增加了介入任务的难度。在我们的方法中,通过训练通过分割提取的对象掩码训练介入网络来解决此域间隙,并且在推理步骤中也使用了此类对象掩码。此外,为了优化对象蒙版的介入,分割网络已连接到indpainting网络,并端到端训练以提高镶嵌性能。通过我们的面具扩展损失实现大型面具和小型面具之间的权衡,这种端到端训练的效果进一步增强了。实验结果证明了我们方法使用图像介入的方法去除对象的有效性。索引术语 - 图像inpainting,对象分割,对象删除
横穿干涉仪的原始光轴。除了图 2 所示的杂散反射外,还可能出现另外两种不必要的反射;光线在朝向返回球体的途中从后表面反射,然后从前表面反射(后-前),并从后表面反射两次
摘要 - 作为分辨率增强技术的关键技术之一(RET),光学接近校正(OPC)的计算成本过高,作为特征尺寸缩小的缩小。逆光刻技术(ILTS)将掩模优化过程视为反向成像问题,产生高质量的曲线掩模。但是,由于其时间消耗程序和过多的计算开销,ILT方法通常无法打印性能和制造性。在本文中,我们提出了DEVELSET,这是一种有效的金属层OPC引擎,该发动机替换了基于隐式级别设置表示的离散基于像素的掩码。使用GPU加速的岩性模拟器,Develset使用神经网络实现端到端掩模优化,以提供准优化的水平设置初始化,并使用基于CUDA的掩模优化器进行快速收敛。Develset-NET的骨干是一个基于变压器的多重型神经网络,它提供了一个参数选择器,以消除对手动参数初始化的需求。实验结果表明,DEVELSET框架在可打印性方面优于最先进的方法,同时实现快速运行时性能(约1 s)。我们期望这种增强的水平设定技术,再加上CUDA/DNN加速的关节优化范式,对工业面罩优化解决方案产生了重大影响。
摘要 — 掩模优化是先进技术节点 VLSI 制造过程中的重要步骤。作为最具代表性的技术之一,光学邻近校正 (OPC) 被广泛应用于提高可印刷性。由于传统 OPC 方法消耗的计算开销过大,近期研究已将机器学习技术应用于高效的掩模优化。然而,现有的判别学习模型依赖给定的数据集进行监督训练,而生成学习模型通常利用代理优化目标进行端到端学习,这可能会限制可行性。在本文中,我们率先引入了用于掩模优化的强化学习 (RL) 模型,该模型无需利用可微代理即可直接优化首选目标。大量实验表明,我们的方法优于最先进的解决方案,包括学术方法和商业工具包。
摘要 — 掩模优化是先进技术节点 VLSI 制造过程中的重要步骤。作为最具代表性的技术之一,光学邻近校正 (OPC) 被广泛应用于提高可印刷性。由于传统 OPC 方法消耗的计算开销过大,近期研究已将机器学习技术应用于高效的掩模优化。然而,现有的判别学习模型依赖给定的数据集进行监督训练,而生成学习模型通常利用代理优化目标进行端到端学习,这可能会限制可行性。在本文中,我们率先引入了用于掩模优化的强化学习 (RL) 模型,该模型无需利用可微代理即可直接优化首选目标。大量实验表明,我们的方法优于最先进的解决方案,包括学术方法和商业工具包。
图像包含大量冗余信息,使其具有挑战性地在大规模上从它们中有效地了解它们。最近的工作通过在视觉语言构想学习期间掩盖图像贴片来解决这个问题[15,33,36,70]。一种简单的方法是随机放下大部分斑块,通过降低每个训练迭代中的计算成本和记忆使用量,从而更有效地培训训练[36]。替代策略是掩盖语义相关的贴片[15,33,70],例如属于同一对象的贴片。这迫使学习的模型预测从上下文中描述缺少场景结构的单词,从而改善了学识渊博的表示。但是,这种方法需要一种单独的机制来将语义重新贴定的补丁分组在一起,这为学习过程增加了相当大的复杂性,并且计算上很昂贵。我们提出了一种简单的掩盖策略,用于避免这些缺点的多模式对比学习。在训练期间,我们掩盖了斑块的随机簇(图1)。对于此聚类,我们将Patches的原始RGB值用作特征表示。我们的方法利用了一个事实,即视觉相似性的简单度量通常可以限制相干的视觉结构,例如对象部分[18,53],