XiaoMi-AI文件搜索系统
World File Search System掩模
用于紫外、激光和电子束光刻的负性光刻胶
主要应用 • 通过 DLW 和 2PP 进行快速非接触式原型制作 • 微系统技术中的光学应用 • 用于湿法和干法蚀刻工艺的蚀刻掩模 • 用于电镀的模具 • 用于印章制造/模板制造的模具
短脉冲激光辅助制造 Si-SiO2 微冷却装置
摘要：热管理是要求最高的探测器技术以及未来微电子技术面临的主要挑战之一。微流体冷却已被提议作为现代高功率微电子散热问题的全面解决方案。传统的硅基微流体设备制造涉及先进的基于掩模的光刻技术，用于表面图案化。此类设施的有限可用性阻碍了其广泛开发和使用。我们展示了无掩模激光写入的相关性，它可以有利地取代光刻步骤并提供更适合原型的工艺流程。我们使用脉冲持续时间为 50 ps 的 20 W 红外激光器雕刻和钻孔 525 µ m 厚的硅晶片。使用阳极键合到 SiO 2 晶片来封装图案化表面。机械夹紧的入口/出口连接器使完全可操作的微冷却装置得以完成。该装置的功能已通过热流体测量验证。我们的方法构成了一个模块化微加工解决方案，可以促进共同设计的电子和微流体新概念的原型研究。
高NA EUV光刻的吸收材料的观点和权衡
摘要。下一代极端紫外线（EUV）系统具有0.55的数值，具有提供低于8 nm的半程分辨率的潜力。在较小的特征尺寸下，随机效应的重要性增加了扫描仪和掩模以提供高对比度图像的进一步需求。我们使用严格的面膜衍射和成像模拟来了解EUV掩模吸收器的影响，并确定用于高NA EUV成像的最合适的光学参数。对各种用例和材料选项的仿真表示两种主要解决方案类型：高灭绝材料，尤其是针对线条空间，以及可以提供相移遮罩溶液的低折射率材料。euv相掩码的行为与DUV的相移面膜大不相同。精心设计的低折射率材料和口罩可以为高对比度的边缘打开新的道路。©作者。由SPIE发表在创意共享归因4.0未体育许可下。全部或部分分发或重新分配或重新分配本工作，需要完全归因于原始出版物，包括其DOI。[doi：10.1117/1.jmm.m.19.4.041001]
H 2 /NH 3 反应离子束刻蚀磁性隧道结材料特性
摘要 利用 H 2 /NH 3 的反应离子束蚀刻 (RIBE) 系统蚀刻磁隧道结 (MTJ) 材料，例如 CoFeB、Co、Pt、MgO，以及硬掩模材料，例如 W 和 TiN。与使用纯 H 2（无蚀刻）和 NH 3 的蚀刻相比，使用 H 2 和 NH 3 的混合气体，尤其是 H 2 /NH 3 (2:1) 比例，可以观察到 MTJ 相关材料的更高蚀刻速率和相对于掩模材料的更高蚀刻选择性 (>30)。此外，在蚀刻的磁性材料表面上没有观察到明显的化学和物理损伤，对于通过 H 2 /NH 3 (2:1) 离子束蚀刻的 CoPt 和 MTJ 纳米级图案，可以观察到高度各向异性的蚀刻轮廓 >83 ◦，没有侧壁再沉积。与 H 2 离子束或 NH 3 离子束相比，H 2 /NH 3 (2:1) 离子束对磁性材料（如 CoFeB）的蚀刻速率更高，这被认为与挥发性金属氢化物（MH，M = Co、Fe 等）的形成有关，这是通过暴露于 NH 3 离子束中在 CoFeB 表面形成的 M-NH x（x = 1 ∼ 3）的还原形成的。人们认为，H 2 /NH 3 RIBE 是一种适用于蚀刻下一代纳米级自旋转移力矩磁性随机存取存储器 (STT-MRAM) 设备的 MTJ 材料的技术。
用于高压功率、高性能 SiC 器件的先进碳膜
关键词：SiC、注入、碳帽、退火、注入、蚀刻我们建议使用高级图案化薄膜 (APF®)，这是一种通过 Applied Producer® 沉积的 PECVD 碳基薄膜系列，用于解决 SiC 器件的几个加工难题：特别是，我们讨论了它作为 (i) 灵活、高质量离子注入掩模的优势，以及 (ii) 在离子注入后高温活化退火期间作为平面和 3D SiC 结构的保护帽层。将 APF 薄膜集成到注入和蚀刻处理块中的好处与普通光刻胶 (PR)、PVD C 帽和 SiO 2 HM 等替代方法进行了对比。碳化硅 (SiC) 具有非常吸引人的特性 1，包括宽带隙（3X Si）、高 E 击穿（10X Si）、高热导率（3X Si 或 GaN）。大尺寸衬底（最大 200 毫米）的出现导致了 SiC 基器件的广泛应用，预计 2027 年的 TAM2 市场规模将达到 63 亿美元。然而，SiC 加工面临着一些独特的挑战，需要解决这些挑战才能充分挖掘这种化合物半导体的潜力。在本文中，我们建议使用高级图案化薄膜 (APF®)，这是一种通过应用材料生产者® 沉积的 PECVD 碳基薄膜系列，可解决几个 SiC 器件加工难题：特别是，我们讨论了它作为（i）灵活、高质量的离子注入掩模，（ii）在离子注入后高温活化退火期间平面和 3D SiC 结构的保护性覆盖层，和（iii）用于改善下一代 SiC 器件的 SiC 沟槽硬掩模 (HM) 图案化的薄膜的优势。在注入和蚀刻处理模块中集成 APF 的优势可与常见光刻胶 (PR)、PVD C-cap 和 SiO 2 HM 等替代方法相媲美。
SAW 元件数据表 - Murata
我们不保证或表示，根据我们的任何专利权、版权、掩模作品权或与使用我们的产品或服务的任何组合、机器或流程相关的其他知识产权，我们已授予任何明示或暗示的许可。我们提供的有关第三方产品或服务的信息并不构成我们使用此类产品或服务的许可或此类保证或认可。使用此类信息可能需要根据第三方的专利或其他知识产权获得第三方许可，或根据我们的专利或其他知识产权获得我们的许可。
纳米压印光刻用光刻胶
micro resist technology GmbH 自 1999 年以来一直为纳米压印光刻 (NIL) 提供量身定制的光刻胶配方。我们产品的独特关键特性是出色的成膜和压印性能以及出色的图案保真度和等离子蚀刻稳定性。我们的纳米压印光刻胶主要用作干蚀刻掩模，用于将图案转移到各种基板上，例如 Si、SiO 2、Al 或蓝宝石。
大型、精选、开源中风神经影像数据集，用于改进病变分割算法
准确的病变分割对于中风康复研究中病变负担的量化和准确的图像处理至关重要。目前，康复研究中常用的 T1 加权 (T1w) MRI 自动病变分割方法缺乏准确性和可靠性。手动分割仍然是黄金标准，但它耗时、主观，并且需要大量神经解剖学专业知识。我们之前发布了一个大型开源中风 T1w MRI 和手动分割病变掩模数据集 (ATLAS v1.2，N=304)，以鼓励开发更好的算法。然而，使用 ATLAS v1.2 开发的许多方法报告准确度低、不公开访问或未经适当验证，限制了它们在该领域的实用性。这里我们介绍了 ATLAS v2.0 (N=955)，这是一个更大的 T1w 中风 MRI 和手动分割病变掩模数据集，其中包括训练 (公开) 和测试 (隐藏) 数据。使用这个更大的样本进行算法开发应该会带来更稳健的解决方案，而隐藏的测试数据可以通过分割挑战进行无偏的性能评估。我们预计 ATLAS v2.0 将带来改进的算法，促进大规模中风康复研究。
高纵横比硅沟槽的蚀刻。
在 DRAM 器件中制造电荷存储电容器时，高纵横比 (AR) 沟槽对于实现大电容值必不可少。高 AR 沟槽的蚀刻会受到固有 RIE 滞后机制的影响，这是由于深沟槽底部的离子能量和蚀刻物质数量减少所致。本文提出了两种方法来尽量减少这些问题，从而实现更高的硅蚀刻速率和更深的沟槽。本文所述工作中使用的气体混合物为 HBr + NF 3 + O 2 。沟槽蚀刻工艺的设计目的是在蚀刻沟槽时在侧壁上连续沉积一层薄钝化膜。这种氧化物状钝化膜 (SiO x F y Cl z ) 可防止沟槽侧壁在 XY 平面表面被蚀刻时被蚀刻。在蚀刻过程中平衡形成钝化膜对于在高纵横比沟槽蚀刻中实现高度各向异性至关重要。尽管钝化膜形成于包括蚀刻前沿在内的所有表面上，但沟槽底部的膜却不断被入射到该表面上的高能离子去除。然而，侧壁上的膜不受离子轰击（除了那些以掠射角接收离子且能量 > 阈值能量的区域），因此不会被蚀刻，从而防止硅的横向蚀刻。该过程还提高了掩模选择性，因为钝化膜也沉积在掩模表面上，从而降低了其有效蚀刻速率。据悉，蚀刻工艺内置有沉积组件，可在沟槽表面形成氧化物状钝化膜。由于沟槽开口附近的壁暴露在高浓度反应物等离子体中的时间最长，因此此处的沉积物较厚（> 25 nm），并随着深度逐渐变薄至 < 5 nm。沟槽下部沉积物较薄的另一个原因是，从倾斜掩模偏转的一些离子以掠射角到达该区域并使薄膜变薄。顶部沉积物较厚的直接后果是开口收缩，从而减小了这一临界尺寸，这反过来又通过减少进入沟槽孔的离子和中性粒子的数量而增加了 RIE 滞后。因此，可实现的深度减小，电池电容也减小了。显然，通过减薄衬里定期扩大该开口将允许更多蚀刻物质进入沟槽，底部的立体角增加，从而实现更高的硅蚀刻速率。虽然减薄可以在单独的系统中完成，但我们建议在本文中现场执行此步骤。需要定制此原位等离子清洗工艺，以便在此步骤中不会显著蚀刻掩模。这很关键，因为减薄工艺按要求，等离子体中几乎没有或完全没有沉积成分。我们已成功使用硅烷（例如 SiH 4 ）和含 F 气体（例如 NF 3 ）的混合物以及少量或完全没有氧气来进行此减薄步骤。另一种方法涉及去除钝化层
技术项目展览指南
首批 0.55NA 极紫外光刻工具继续朝着生产方向发展，没有出现 0.33NA EUVL 引入后出现的延迟和技术差距。0.33NA 成熟模块和技术的延续在可预测性和进度方面提供了预期的好处，而专注于创新变形光学器件的资源已实现与工具设计和计划应用一致的系统级像差和光刻胶成像性能。同时，在大批量生产中大量使用 0.33NA EUVL 所维持的健康生态系统支持了在英特尔 14A 工艺节点上引入 0.55NA EUVL 所需的掩模、光刻胶、底层、蚀刻、检测和计量方面的逐步增强。在此节点引入可避免使用 0.33NA EUV 进行过多的多重图案化，并且在正面金属间距与背面功率输送共同优化时尤其有益。随着初始引入的生态系统的建立，我们已经开始着手改进，例如 6x12 掩模格式，以充分利用高 NA 平台的生产力潜力，同时通过消除考虑大型芯片平面图中芯片拼接位置的需要来简化设计。最后，人们越来越乐观地认为，远远超过 0.55NA 的数值孔径在技术上是可行的，尽管仍在继续努力为开发“超 NA”生产工具提供商业依据。