XiaoMi-AI文件搜索系统
World File Search System放大器级
基于180nm CMOS工艺的可配置4通道脑电信号采集模拟前端设计
摘要 – 本文提出了一种用于 EEG 信号记录的 4 通道模拟前端 (AFE) 电路。对于 EEG 记录系统，AFE 可以处理各种传感器输入，具有高输入阻抗、可调增益、低噪声和宽带宽。缓冲器或电流-电压转换器块 (BCV) 可设置为缓冲器或电流-电压转换器电路，位于 AFE 的电极和主放大器级之间，以实现高输入阻抗并与传感器信号类型配合使用。斩波电容耦合仪表放大器 (CCIA) 位于 BCV 之后，作为 AFE 的主放大器级，以降低输入参考噪声并平衡整个 AFE 系统的阻抗。可编程增益放大器 (PGA) 是 AFE 的第三级，允许调整 AFE 的总增益。建议的 AFE 工作频率范围为 0.5 Hz 至 2 kHz，输入阻抗大于 2 T Ω，采用 180nm CMOS 工艺构建和仿真。AFE 具有最低 100 dB CMRR 和 1.8 µVrms 的低输入参考噪声，可实现低噪声效率。该设计采用了 BCV 等新功能来增强输入多样性，与之前的研究相比，IRN 和 CMRR 系数表现出显着增强。可以使用该 AFE 系统获取 EEG 信号，这对于检测癫痫和癫痫发作非常有用。
APN244 24 – 28 GHz GaN 功率放大器
i. 施加负栅极电压 (-8 V) 以确保所有器件均已关闭 ii. 将漏极偏压升高至约 10 V iii. 逐渐增加栅极偏压电压，同时监测漏极电流，直到达到工作电流的 20% iv. 将漏极升高至工作偏压 v. 逐渐增加栅极偏压电压，同时监测漏极电流，直到达到工作电流 e. 要安全地对 GaN 器件进行去偏压，请先对输出放大器级进行去偏压（如果适用）：
6 位、X 波段核心芯片 8 - 12 GHz
• AESA 雷达 • 电信 • 仪器仪表 描述 CGY2170YHV/C1 是一款在 X 波段工作的高性能 GaAs MMIC T/R 6 位核心芯片。该产品有三个 RF 端口，包括三个开关、一个 6 位移相器、一个 6 位衰减器和放大器。它的移相范围为 360°，增益设置范围为 31.5 dB。移相器和第一放大器级之间还有一个电压可变衰减器，用于增益控制。它覆盖的频率范围为 8 至 12 GHz，并在 10 GHz 时提供 5.8 dB 的增益。带有串行输入寄存器的片上控制逻辑最大限度地减少了控制线的数量，并大大简化了该设备的控制接口。该芯片采用 0.18 µm 栅极长度 ED02AH pHEMT 技术制造。 MMIC 采用金焊盘和背面金属化，并采用氮化硅钝化进行全面保护，以获得最高水平的可靠性。该技术已针对太空应用进行了评估，并被列入欧洲航天局的欧洲首选部件清单。
22 nm FD-SOI 中具有可变增益控制和开关功能的 60 GHz 宽带 LNA
摘要 本文研究了一种具有可变增益控制的 60 GHz 低功耗宽带低噪声放大器 (LNA)。为了证明这一概念，该电路采用 22 nm 全耗尽绝缘体上硅 (FD-SOI) CMOS 技术实现。它通过增益峰值（增益分配）技术支持 60 GHz 的宽带操作。通过调整放大器的一些关键匹配网络，每级的峰值增益被分配到不同的频率，从而产生整体宽带频率响应。该电路由三个级联共源共栅放大器级组成。匹配网络针对带宽和噪声系数进行了优化。晶体管背栅用于 LNA 设计，以将电路切换到低功耗待机模式。这避免了基于前栅的切换在电压击穿和电路稳定性方面的问题。此外，通过背栅实现了在如此高频率下同时实现可变增益控制。与基于前栅的相比，基于背栅的可变增益控制可以实现增益的连续微调，同时对控制电压的精度或分辨率要求较低。在测量中，增益通过背栅成功从 20 dB 调低至 − 25 dB。在 1 V 标称电源的 8.1 mW 直流功率下，LNA 提供 20 dB 的峰值增益、18.5 GHz 的带宽和 3.3 dB 的最小噪声系数。当偏置在 0.4 V 的降低直流电源下时，所给出的电路仅消耗 2.5 mW 的直流功率，并且仍然提供 10 dB 的功率增益和约 4.5 dB 的最小噪声系数。通过切换到待机模式，LNA 在标称电源下消耗 850 µ W 的直流功率，在降低电源下消耗 240 µ W 的直流功率。与之前报告的设计相比，LNA 表现出色，具有最低的噪声系数以及具有竞争力的增益、带宽和直流功率。据作者所知，这是第一款通过单独的背栅偏置具有联合可变增益控制和切换功能的 60 GHz LNA。
新闻稿
2024-04-10 IHP 的新型功率放大器增强了未来超 5G 技术的信号传输 德国法兰克福（奥得河畔）。在 IHP - 莱布尼茨高性能微电子研究所，由 Mohamed Hussein Eissa 博士领导的研究人员成功开发出一种新型硅基功率放大器，推动了超 5G 技术的发展。这是通过采用 IHP 最新的 SG13G3 技术实现的，展示了其进一步开发新型前沿硅基亚太赫兹集成电路的潜力。研究结果发表在 IEEE 微波和无线元件快报上，研究由德国联邦教育和研究部 (BMBF) 资助。该出版物获得了 2024 年 Tatsuo Itoh 论文奖，成为该出版物中发表的文章中贡献最大的论文。技术卓越性、贡献意义和展示效果都会受到评判。功率放大器对于增强传输信号的信号强度是必不可少的。电信号经过几个级联放大器级，然后才到达集成电路的输出端或发射系统的天线。由于通信和雷达技术的需求快速增长，我们这个互联世界对此类集成电路的需求很高。“与 200 GHz 以上的最先进硅基放大器相比，这种功率放大器的带宽提高了两倍，效率提高了 1.5 倍，”首席科学家 Dr.-Ing. Mohamed Hussein Eissa 解释道。自 2014 年 10 月以来，他一直在德国法兰克福（奥得河畔）莱布尼茨高性能微电子研究所 (IHP) 工作，担任研究科学家，后来担任电路设计部毫米波和太赫兹传感器组负责人。IHP 开发的先进功率放大器的其他新兴应用领域是用于安全应用的亚太赫兹成像系统或联合通信和传感系统，这些系统将与即将到来的 6G 标准相关。在这里，发射的无线电信号用于通信，同时也用于定位物体，补充了传统的雷达方法。这项研究是在增加亚太赫兹频率硅技术的利用率的背景下进行的，亚太赫兹频率的频谱在 100 到 1000 GHz 之间。
研究论文 新型超低功耗镜像折叠级联跨阻放大器
背景和目标：本文首次设计并介绍了一种基于电流镜和折叠级联拓扑组合的新型折叠镜 (FM) 跨阻放大器 (TIA) 结构。跨阻放大器级是接收器系统中最关键的构建块。这种新型拓扑基于电流镜拓扑和折叠级联拓扑的组合，采用有源元件设计。其理念是在输入节点使用电流镜拓扑。在所提出的电路中，与许多其他已报道的设计不同，信号电流（而不是电压）被放大直到到达输出节点。由于使用二极管连接的晶体管作为电流镜拓扑的一部分，所提出的 TIA 具有低输入电阻的优势，这有助于隔离主要输入电容。因此，以相当低的功耗实现了 5Gbps 的数据速率。此外，设计的电路仅使用了六个有源元件，占用的芯片面积很小，同时提供 40.6dBΩ 的跨阻抗增益、3.55GHz 频率带宽和 664nArms 输入参考噪声，并且仅消耗 315µW 功率和 1V 电源。结果证明了所提出的电路结构作为低功耗 TIA 级的正确性能。方法：所提出的拓扑基于电流镜拓扑和折叠级联拓扑的组合。使用 Hspice 软件中的 90nm CMOS 技术参数模拟了所提出的折叠镜 TIA 的电路性能。此外，对晶体管的宽度和长度尺寸进行了 200 次蒙特卡罗分析，以分析制造工艺。结果：所提出的 FM TIA 电路提供 40.6dBΩ 跨阻增益和 3.55GHz 频率带宽，同时使用 1V 电源仅消耗 315µW 功率。此外，由于分析通信应用中接收器电路中输出信号的质量至关重要，所提出的 FM TIA 对于 50µA 输入信号的眼图打开约 5mV，而对于 100µA 输入信号，眼图垂直打开约 10mV。因此，可以清楚地显示眼图的垂直和水平开口。此外，跨阻增益的蒙特卡罗分析呈现正态分布，平均值为 40.6dBΩ，标准差为 0.4dBΩ。此外，FM TIA 的输入电阻值在低频时等于 84.4Ω，在 -3dB 频率时达到 75Ω。通过对反馈网络对输入电阻的影响的分析，得出了在没有反馈网络的情况下，输入电阻可达1.4MΩ，由此可见反馈网络的存在对于实现宽带系统的重要性。结论：本文本文介绍了一种基于电流镜拓扑和折叠级联拓扑组合的跨阻放大器，该放大器可放大电流信号并将其转换为输出节点的电压。由于输入节点存在二极管连接的晶体管，因此 TIA 的输入电阻相对较小。此外，六个晶体管中有四个是 PMOS 晶体管，与 NMOS 晶体管相比，它们的热噪声较小。此外，由于前馈网络中未使用无源元件，因此所提出的折叠镜拓扑占用的片上面积相对较小。使用 90nm CMOS 技术参数的结果显示，跨阻增益为 40.6dBΩ，频率带宽为 3.55GHz，输入参考噪声为 664nArms，使用 1 伏电源时功耗仅为 315µW，这表明所提出的电路作为低功耗构建块的性能良好。