XiaoMi-AI文件搜索系统
World File Search System数字电路
后硅纳米电子器件及其在类脑芯片中的应用
随着信息技术迈向大数据时代，传统的冯·诺依曼架构在性能上显示出局限性。计算领域已经在应对访问内存所需的延迟和带宽（“内存墙”）以及能量耗散（“电源墙”）方面遇到了很多困难。这些具有挑战性的问题，例如“内存瓶颈”，要求进行大量的研究投资来开发下一代计算系统的新架构。脑启发计算是一种新的计算架构，为人工智能计算提供了一种高能效和高实时性的方法。脑启发神经网络系统基于神经元和突触。忆阻器件已被提议作为创建神经形态计算机应用的人工突触。在本研究中，对后硅纳米电子器件及其在脑启发芯片中的应用进行了调查。首先介绍了神经网络的发展，回顾了当前典型的类脑芯片，包括以模拟电路为主的类脑芯片和全数字电路的类脑芯片，进而引出了基于后硅纳米电子器件的类脑芯片设计。然后，通过对N种后硅纳米电子器件的分析，阐述了利用后硅纳米电子器件构建类脑芯片的研究进展。最后，对基于后硅纳米电子器件构建类脑芯片的未来进行了展望。
电气工程
转学途径 2024-2025 目录年份 本指南可能会发生变化，使用时应咨询学术顾问。第三年 秋季学期 春季学期 ECE 2705 数字电路实验室 1 ECE 2285 微电子实验室 1 MATH 3400 概率与统计 3 MECH 2250/2255 传感器与执行器实验室 3/1 生命科学 (LS) 3 MECH 1205 编码实验室 1 MECH 1000/10005 设计简介与快速原型/实验室 3 ECE 2100 半导体器件 3 PHYS 2225 物理/科学家工程师 II 实验室 1 通识教育要求 3 总计 11 总计 12 第四年 秋季学期 春季学期 ECE 3730/3735 嵌入式系统 I/实验室 3/1 ECE 3600/3605 电力电子/实验室 3/1 MECH 3200/3205 系统与控制/实验室 3/0.5 ECE 3500 信号与系统 3 ECE 3300/3305 电磁学与传输线/实验室 3/1 ECE 技术选修课 1 - 4000+ 3 ECE 技术选修课 2 - 4000+ 3 总计 11.5 总计 13 第五年 秋季学期 春季学期 ECE 4000 产品设计 I 3 ECE 4010 产品设计 II 3 ECE 技术选修课 3 - 4000+ 3 ECE 技术选修课 5 - 4000+ 3 ECE 技术选修课 4 - 4000+ 3 ECE 技术选修课 6 - 4000+ 3 ENGL 3010 专业写作与商业道德 3 FE 考试总计 12 总计 9
亚稳态和同步器：教程 - 以色列理工学院
亚稳态事件在数字电路中很常见，同步器是保护我们免受其致命影响的必需品。最初，读取异步输入（即输入与时钟不同步，因此它可能在采样时准确更改）时需要同步器。现在，由于同一芯片上有多个时钟域，当片上数据跨越时钟域边界时需要同步器。任何触发器都可以轻松变成亚稳态。将其数据输入与时钟的采样沿同时切换，即可获得亚稳态。展示亚稳态的一种常见方法是向数据和时钟输入提供两个频率略有不同的时钟。在每个周期内，两个信号的相对时间都会发生一点变化，最终它们切换得足够接近，从而导致亚稳态。这种巧合反复发生，使得能够使用普通仪器展示亚稳态。理解亚稳态并正确设计同步器以防止它有时是一门艺术。关于故障和坏同步器的故事比比皆是。同步器并不总是能够合成，它们很难验证，而且过去好的东西在未来可能就会变坏。论文、专利和应用说明给出的错误说明太多了，来自信誉良好的来源的库元素和 IP 核可能“在任何速度下都不安全”。本文简要介绍了亚稳态和同步器的理论和实践；侧栏“亚稳态文献资源”提供了一个简短的资源列表，您可以从中了解有关此主题的更多信息。
乌迪内大学 - UNIUD
在过去十年中，石墨烯因其独特的电气特性（如高电子迁移率和高饱和速度 [1]）而备受关注。遗憾的是，由于没有带隙，石墨烯不适合数字电路应用。在模拟 RF 电路中，传统的 MOSFET 结构（如石墨烯场效应晶体管 (GFET)）能够达到约 400 GHz 的截止频率 (f T ) [2]，但输出特性的非饱和行为 [3] 导致重要 RF 性能指标的下降，因为固有电压增益 A V = g m / g ds 。出于这个原因，最近提出了新的基于石墨烯的晶体管概念，如石墨烯基晶体管 (GBT, [4])，利用通过薄电介质的量子隧穿，如热电子晶体管 (HET, [5])。GBT 由垂直结构组成（图1 中的插图），其中石墨烯片用作控制电极，即基极 (B)，位于图1 中的 x = 0 处。基极通过发射极-基极和基极-集电极绝缘体（分别为 EBI 和 BCI）与金属或半导体发射极 (E) 和金属集电极 (C) 隔开 [4]。在正常运行中（即正基极-发射极偏压，V BE > 0 和正集电极-基极偏压，V CB > 0），电子隧穿 EBI，垂直于石墨烯片 (GR) 穿过基极，然后沿着图1 中的 x 方向漂移穿过 BCI 的导带 (CB)。尽管其单原子厚度，
课程结构
1. IGNagrath，《模拟电子学》，PHI 2. 《模拟电子学》，AK Maini，Khanna 出版社 3. 《微电子工程》——Sedra 和 Smith-Oxford。 4. 《电子设备和电路原理》——BL Thereja 和 Sedha——S Chand 5. 《数字电子学》——Kharate——Oxford 6. 《数字电子学——逻辑和系统》，J.Bigmell 和 R.Donovan 编著；Cambridge Learning。 7. 数字逻辑和状态机设计（第 3 版）– DJComer，OUP 8. 电子设备与电路理论 – Boyelstad & Nashelsky - PHI 9. Bell-Linear IC & OP AMP—Oxford 10. P.Raja- 数字电子学- Scitech Publications 11. Morries Mano- 数字逻辑设计- PHI 12. RPJain—现代数字电子学，2/e，McGraw Hill 13. H.Taub & D.Shilling，数字集成电子学- McGraw Hill。14. D.RayChaudhuri- 数字电路-Vol-I & II，2/e- Platinum Publishers 15. Tocci，Widmer，Moss- 数字系统，9/e- Pearson 16. J.Bignell & R.Donovan- 数字电子学-5/e- Cenage Learning。 17. Leach & Malvino—数字原理与应用，第 5 版，McGraw Hill 18. Floyed & Jain- 数字基础-Pearson。课程成果：ESC 301.1 定义基本模拟电路，例如放大器、Wein 桥振荡器、多谐振荡器、Schimtt 触发器和 555 定时器。ESC 301.2 使用二进制数字系统和布尔代数的基础知识区分模拟系统和数字系统。
2023 年 4 月 23 日至 26 日美国德克萨斯州圣安东尼奥 www.ieee-...
技术程序委员会 模拟电路和技术 主席：Antonio Liscidini，多伦多大学 联合主席：Edoardo Bonizzoni，帕维亚大学 委员会成员：Mark Oude Alink，特温特大学 Devrim Aksin，ADI Ping-Hsuan Hsieh，国立清华大学 Hiroki Ishikuro，庆应义塾大学 Mahdi Kashmiri，元数据转换器 主席：Seung-Tak Ryu，韩国科学技术研究院 联合主席：Lukas Kull，思科系统 委员会成员：Vanessa Chen，卡内基梅隆大学 Chia-Hung Chen，国立交通大学 Jin-Tae Kim，建国大学，韩国 Martin Kinyua，台积电 Shaolan Li，佐治亚理工学院 Qiang Li，电子科技大学 Yong Liu，博通 Zhichao Tan，浙江大学 Filip Tavernier，天主教鲁汶大学 Haiyang (Henry) Zhu，ADI 数字电路、SoC、和系统主席：Gregory Chen，英特尔公司联合主席：Saad Bin Nasir，高通委员会成员：Behnam Amelifard，高通Elnaz Ansari，谷歌Ningyuan Cao，圣母大学Jie Gu，西北大学Monodeep Kar，IBMWin-San (Vince) Khwa，台积电Bongjin Kim，加州大学圣巴巴拉分校Alicia Klinefelter，nVidiaYoonmyung Lee，成均馆大学Yingyan (Celine) Lin，佐治亚理工学院Yongpan Liu，清华大学Divya Prasad，AMDElkim Roa，格罗方德半导体Visvesh Sathe，佐治亚理工学院Shreyas Sen，普渡大学WeiWei Shan，东南大学，南京
组合逻辑上的单粒子瞬变
辐射引起的效应对现代 CMOS 技术的可靠性构成威胁。晶体管尺寸的缩小、电源电压的降低和工作频率的提高，已导致单粒子瞬变 (SET) 成为纳米 CMOS 晶体管的主要可靠性问题 [1–3]。质子、中子或重离子等高能粒子可以撞击芯片并产生电流放电。在组合逻辑中观察到的这种电流脉冲称为 SET。当此脉冲到达存储元件并改变其值时，会导致称为单粒子翻转 (SEU) 的错误。瞬变和存储翻转这两种效应在文献中被称为软错误 (SE)，因为它们不是破坏性效应。文献中介绍了几种用于评估数字电路对 SET 和 SEU 的鲁棒性的技术。基于模拟的方法允许在复杂电路的设计流程中进行早期评估，并采用缓解策略来实现应用约束。例如，可以进行 TCAD（技术计算机辅助设计）模拟，以模拟粒子与组成电子设备的材料之间的相互作用。尽管这种方法可以达到最高的精度，但它不是一种可扩展的方法，通常用于研究基本结构（如 pn 结或单个晶体管）中的基本机制。另一种计算成本较低的方法是 TCAD 混合模式方法，其中仅将打击晶体管建模为 TCAD 设备，而其余设备则使用 SPICE 建模进行模拟。在这种情况下，可以研究多个晶体管，从而模拟逻辑门和小电路块。为了提高可扩展性，SPICE 中基于电流的模型可以模拟
空间神经形态计算和传感
“神经形态”是指与生物神经网络的架构和 / 或动态非常相似的系统 [1, 2, 3]。典型的例子是模仿生物大脑架构的新型计算机芯片，或从昆虫和哺乳动物的视觉或嗅觉系统等中获取灵感以获取环境信息的传感器。这种方法并非没有野心，因为它有望使工程设备能够重现生物有机体的性能水平 — — 主要的直接优势是有效利用稀缺资源，从而降低功耗。如今，神经形态方法主要在两个层面进行研究 (i) 算法和 (ii) 硬件。在算法层面，它利用基于脉冲的处理和训练 [2] 来构建能够有效处理数据的新型机器学习管道。在硬件层面，神经形态方法被用于设计受生物神经系统启发的新型模拟和数字电路和计算机芯片。这导致了新型传感设备的出现，据信这些设备可以产生特别好的候选对象来模拟生物视觉，以及用于设计专用于有效实现刚刚介绍的基于脉冲的系统的计算机芯片。事实上，由于基于脉冲的通信的不连续性和脉冲神经元的时间动态性，在传统计算机硬件上模拟整个脉冲神经元网络的行为在计算上（因此在能源方面）非常低效。这在人工智能 (AI) 领域也有近亲，Geoffrey Hinton 最近在其中引入了“凡人计算”的概念[ 4 ]：一种不存在软件和硬件分离的计算形式。在“凡人计算”中，神经网络解决方案与它们的计算能力独特地联系在一起
微电子和超大规模集成电路设计
CO4：识别同步设计中的问题并加以解决。讲座：使用 HDL 进行数字设计方法的介绍 - 设计流程 - 建模抽象级别、门级模型、RTL 模型、行为模型 - 仿真和综合 - ASIC/FPGA 建模 - 语言概念 - 数据类型和运算符 - 结构、数据流和行为模型 - 层次结构 - 组合和顺序电路描述 - 连续和程序分配 - 阻塞和非阻塞分配 - 任务和功能 - 接口 - 延迟建模 - 参数化可重用设计 - 系统任务 - 编译器指令 - 测试平台。数据路径和控制器 - 复杂状态机设计 - 建模 FSM - 状态编码 - 建模内存 - 基本流水线概念 - 流水线建模 - 时钟域交叉 - 算术函数建模 - 同步设计的障碍：时钟偏差、门控时钟、异步输入、同步器故障和亚稳态 - 同步器设计 - 同步高速数据传输 - 时序分析。综合简介 - 逻辑综合 - RTL 综合 - 高级综合、组合逻辑综合、优先级结构、带锁存器和触发器的时序逻辑 - 无意锁存器 - 状态机综合 - 寄存器和计数器 - 时钟 - 循环 - 代码优化 - 设计示例 - 可编程 LSI 技术 - PLA/PAL/PLD - CPLD 和 FPGA - Xilinx/Altera 系列 FPGA - 可编程片上系统 - Zynq SoC 设计概述。实践课程：HDL 模拟器简介、设计和测试平台代码、使用波形查看器进行回溯和调试 – 使用结构、数据流和行为模型对组合/时序逻辑电路进行建模 – 以不同风格对有限状态机进行建模 – FPGA 的综合和后端流程 – 在可重构设备上实现数字电路/系统 – 使用 ILA 进行调试 – 创建自定义 IP 并重复使用。
节俭：跨闪存层次结构进行超维度计算的培训
超维度计算（HDC）是一种受脑启发的计算范式，可与高维矢量，高矢量，而不是数字一起使用。HDC用位，更简单的算术操作代替了几个复杂的学习组成，从而产生了更快，更节能的学习算法。但是，由于将数据映射到高维空间中，因此它是以增加数据的成本来处理的。虽然某些数据集可能几乎适合内存，但最终的过量向量通常无法存储在内存中，从而导致长期数据传输从存储中。在本文中，我们提出了节俭，这是一种存储计算（ISC）解决方案，该解决方案在整个闪存层次结构上执行HDC编码和训练。为了隐藏培训的延迟并启用有效的计算，我们介绍了HDC中的批处理概念。它使我们能够将HDC培训分为子组件并独立处理。我们还首次提出了HDC的芯片加速度，该加速器使用简单的低功率数字电路来实现闪光平面中的HDC编码。这使我们能够探索Flash层次结构提供的高内部并行性，并与可忽略不计的延迟开销并行编码多个数据点。节俭还实现了单个顶级FPGA加速器，该加速器进一步处理了从芯片中获得的数据。我们利用最先进的内部人ISC基础架构来扩展顶级加速器，并为节俭提供软件支持。节俭的人完全在存储中进行HDC培训，同时几乎完全隐藏了计算的延迟。我们对五个流行分类数据集的评估表明，节俭平均比CPU服务器快1612×。4×比最先进的ISC解决方案快4×，用于HDC编码和培训的内幕。