首字母缩略词 定义 政府 GPU 图形处理单元 GRC NASA 格伦研究中心 GSFC 戈达德太空飞行中心 GSN 目标结构化表示法 GTH/GTY 收发器类型 HALT 高加速寿命试验 HAST 高加速压力试验 HBM 高带宽存储器 HDIO 高密度数字输入/输出 HDR 高动态范围 HiREV 高可靠性虚拟电子中心 HMC 混合存储立方体 HP 实验室 惠普实验室 HPIO 高性能输入/输出 HPS 高压钠 HUPTI 汉普顿大学质子治疗研究所 I/F 接口 I/O 输入/输出 I2C 集成电路间 i2MOS Microsemi 第二代抗辐射 MOSFET IC 集成电路 IC 集成电路 I-Cache 独立缓存 IUCF 印第安纳大学回旋加速器设施 JFAC 联合联邦保证中心 JPEG 联合图像专家组
部件编号 CAN 通道 MCU I/O 接口 (V) Vin(最小值至最大值)(V) 低功耗模式 数据速率 [最小值] kbps 数据速率 [最大值] kbps 总线引脚电压 [最小值-最大值] (V) 可用 VIO 选项 GPIO 温度范围 (℃) 封装 更换
人们对有线和无线通信速度、汽车雷达分辨率和网络基础设施带宽的需求正在推动无线通信向更高数据速率和更高频率发展。随着这些工作频率和数据速率增加到每秒数百千兆位和数十至数百千兆赫,生成、处理、传输和接收这些信号的设备尺寸正在缩小,甚至完整的无线系统都建立在单个 IC 上。此外,随着系统级封装 (SiP)、片上系统 (SoC) 和三维集成电路 (3D IC) 技术的发展,这些 IC 的复杂性也在增加,以适应更高的数据速率、传输速度、内存和处理能力,以满足这些最新应用的性能要求 [1,2,3]。
AI 领域专用架构,例如自然语言处理 (NLP)、计算机视觉和语音处理架构,需要优化通道性能以支持更高的数据速率、更小的占用空间、更长的信号覆盖范围和低延迟。Samtec 高性能铜缆和光纤布线解决方案旨在支持极高的数据速率和密度,以及优化的信号完整性和设计灵活性。
设备制造商的一个相关担忧是无法通过 NB-IoT 执行固件无线 (FOTA) 更新,有时也无法通过 LTE-M 执行。在 LPWAN 数据速率下,向设备发送几兆字节大小的 FOTA 映像需要很长时间。Delta FOTA 仅向设备发送增量更改;它可以减少设备开启时间,但它需要设备制造商实施 delta FOTA 框架。同样,随着智能边缘连接应用程序的采用越来越多,物联网设备将发送和接收更多数据,但 LPWAN 数据速率可能不足以支持这种转换。例如,智能电表可以做的不仅仅是收集能源使用数据。它们可以(并且将)监控电网的实际负载、消费模式的变化以及电压等指标的波动。然后,它们将参数提供给公用事业云,以便电网快速做出补救响应。这些创新将需要更高的数据速率。
总共有 15 个类别与 IMT-2030 提议的功能相关。其中包括扩展 IMT-2020 功能集的 9 个研究目标:峰值数据速率、用户体验数据速率、频谱效率、区域流量容量、连接密度、移动性、延迟、可靠性以及安全性和弹性。对于显著影响移动网络设计和部署的研究,值得注意的提议目标值包括 50、100 或 200Gbps 的峰值数据速率、300 或 500Mbps 的用户体验速率、相对于 IMT-2020 的 1.5 倍或 3 倍的频谱效率改进以及 0.1 到 1 毫秒范围内的单向无线延迟。除了这九个之外,还确定了覆盖、感知、AI 相关、可持续性、互操作性和定位方面的六种其他功能,这些功能以更通用、定性的术语描述。指出能力值仅适用于部分使用场景,在特定的使用场景中可能无法同时达到。
Milstar 系统由地球同步轨道上的多颗卫星组成。Milstar 可在南北极之间提供 24 小时不间断的全球覆盖。Milstar 系统由三个部分组成:空间(卫星)、地面(任务控制和相关通信链路)和终端(用户部分)。这些部分将使用低数据速率 (LDR) 和中数据速率 (MDR) 波形以指定的数据速率提供通信,速率范围从 75 bps 到大约 1.5 Mbps。空间部分由在轨卫星系统组成,利用交联通信实现卫星间通信。任务控制部分控制在轨卫星,监测飞行器健康状况,并提供通信系统规划和监测。该部分具有很高的生存能力,既有固定控制站,也有移动控制站。系统上行链路和交联链路将在极高频率范围内运行。终端部分包括所有服务使用的固定和地面移动终端、船舶和潜艇终端以及机载终端。空间系统司令部(SSC)负责采购空间和地面部分以及空间部队终端部分。
1 当以相同的数据速率运行时,两个通道的电源电流值相加。输出电源电流值是在没有输出负载的情况下指定的。可以按照功耗部分所述计算以给定数据速率运行的单个通道的电源电流。有关每个通道电源电流在空载和负载条件下与数据速率的关系的信息,请参见图 6 至图 8。有关 ADuM3200 和 ADuM3201 通道配置的总 I DD1 和 I DD2 电源电流与数据速率的关系,请参见图 9 至图 11。
• LPDDR5 中的关键时序关系及其在 LPDDR5-6400 系统中的数据速率 • 整个演示过程中将使用 LPDDR5-6400 比特率作为示例