XiaoMi-AI文件搜索系统
World File Search System标准单元
Rad-Hard标准单元在28nM TSMC中设计
这些影响是由于单个粒子之间的相互作用（例如重离子）和硅。如果释放的能量（LET，线性能传递）足够高，则可能会破坏CMOS结构（SEL，单个事件闩锁）中的闩锁或可能会损坏栅极（SEGR，单个事件门破裂）。必须在28nm的过程中考虑缓解措施。
描述由组合标准单元和处理器逻辑路径制成的 1.2V 65nm CMOS 振荡器中的 BTI 和 HCD
摘要 — 偏置温度不稳定性 (BTI) 和热载流子退化 (HCD) 是主要的老化机制，经常通过晶体管测量或基于反相器 (INV) 的环形振荡器 (RO) 测量进行研究。然而，大规模数字电路通常用标准单元（如逻辑门）制造。在可靠性模拟流程中（例如，基于 SPICE 的标准单元特性与退化晶体管）必须对标准单元做出许多假设（例如负载电容、信号斜率、老化模型的不确定性等），并且可能导致较高的模拟不确定性。在这项工作中，我们建议用硅中的标准单元振荡器测量来验证这种标准单元特性。为此，我们提出以下新颖的贡献：1）首次基于从处理器中提取的逻辑路径对异构振荡器（一个 RO 中的多种不同单元类型）进行 BTI 和 HCD 测量。 2） 第一项工作探索了 BTI 和 HCD 对包含组合标准单元的振荡器的影响，即包含多个逻辑门的单个单元（例如与-或-反相器 (AOI) 单元和或-与-反相器 (OAI)）和执行复杂操作（例如全加器）的单元。
正面、埋入和背面的比较研究......
摘要 — 由于器件尺寸不断缩小，标准单元变得越来越小，而电源线占据了可用空间的很大一部分。埋入式电源线 (BPR) 和背面电源 (BSP) 越来越受到关注，因为它们能够将标准单元高度从传统正面电源线 (FS-PR) 中的 6 轨分别降低到 5 轨和 4 轨。在本文中，我们从功率、性能和面积 (PPA) 的角度对器件、标准单元和全芯片设计级别的电源线拓扑进行了全面的比较。我们的实验表明，BPR 和 BSP 的纳米片宽度缩放分别使器件栅极电容降低了 26% 和 40%，从而在标准单元级分别将内部功率提高了 33% 和 40% 以上，在全芯片级分别将总功率下降了 24% 和 30% 以上。此外，与 FSPR 相比，BPR 可将布局缩小 7%，而 BSP 甚至可以再缩小 17%。这项研究还证明了 BPR 和 BSP 拓扑中背面供电网络 (BS-PDN) 在 IR 压降方面的优势。
2023 IRDS 技术文章：IRDS：更多摩尔的设备特性以及超越 CMOS 和低温电子和信息处理的考虑因素
然而，仅靠基本规则的缩放不足以降低单元高度。要完成这项任务，必须将设计缩放因子付诸实践。例如，通过缩放标准单元中有源器件的数量/宽度以及缩放次要规则（如尖端到尖端、扩展、PN 分离等），标准单元高度将进一步降低。然而，压缩逻辑单元的有源区域部分将使其他设计规则成为设计缩放的瓶颈。为了规避这些问题，有人建议减少或实际上消除为电源轨保留的区域，方法是将其从晶圆正面移到器件接触层下方，以将其分配给额外的单元内布线[1][2]以及在 N/P 上堆叠 P/N 器件[3]。图 MM-3 显示了 2025 年标准单元缩放的趋势。
基于标准单元的 CMFB，适用于完全可合成的 OTA
摘要：本文提出了一种完全基于标准单元的共模反馈 (CMFB) 环路，该环路具有显式电压参考，可提高伪差分标准单元放大器的 CMRR 并稳定直流输出电压。后一个特性允许对基于此类级联的运算跨导放大器 (OTA) 进行稳健偏置。报告了对 CMFB 的详细分析，以深入了解电路行为并得出有用的设计指南。然后利用所提出的 CMFB 构建适用于自动布局和布线的完全标准单元 OTA。参考商用 130 nm CMOS 工艺的标准单元库的模拟结果表明，当驱动 1.5 pF 负载电容时，差分增益为 28.3 dB，增益带宽积为 15.4 MHz。OTA 在 PVT 和失配变化下表现出良好的稳健性，并且由于面积有限，实现了最先进的 FOM。
Horizon™ 室外空气单元 100% ...
特点和优势 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 室内空气质量 (IAQ) 特点 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 高品质和耐用性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 先进控制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 灵活性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 增强的可维护性. . . . . . . . . . . . . . . . . . . 14 标准单元功能. . . . . . . . . . . . . . . . . . . . . . 14 标准控制功能. . . . . ...
EE 330 2022 年秋季
E 330。（3-3）学分 4。FS 先决条件：201，学分或选修 EE 230、Cpr E 210。集成电路的半导体技术。集成器件建模，包括二极管、BJT 和 MOSFET。物理布局。电路仿真。数字构建块和数字电路综合。模拟构建块的分析和设计。使用 CAD 工具和标准单元进行实验室练习和设计项目。
Signetics 飞利浦 - Bitsavers.org
Signetics 保留对本文所述或包含的产品（包括电路、标准单元和/或软件）进行更改的权利，无需另行通知，以改进设计和/或性能。Signetics 对任何这些产品的使用不承担任何责任或义务，不转让任何专利、版权或掩模作品权下的许可或所有权，也不声明或保证这些产品没有专利、版权或掩模作品权侵权。除非另有说明。本文中描述的这些产品的任何应用程序仅用于说明目的。Signetics 不声明或保证此类应用程序在未经进一步测试或修改的情况下适用于指定用途。