XiaoMi-AI文件搜索系统
World File Search System标准单元
描述由组合标准单元和处理器逻辑路径制成的 1.2V 65nm CMOS 振荡器中的 BTI 和 HCD
摘要 — 偏置温度不稳定性 (BTI) 和热载流子退化 (HCD) 是主要的老化机制，经常通过晶体管测量或基于反相器 (INV) 的环形振荡器 (RO) 测量进行研究。然而，大规模数字电路通常用标准单元（如逻辑门）制造。在可靠性模拟流程中（例如，基于 SPICE 的标准单元特性与退化晶体管）必须对标准单元做出许多假设（例如负载电容、信号斜率、老化模型的不确定性等），并且可能导致较高的模拟不确定性。在这项工作中，我们建议用硅中的标准单元振荡器测量来验证这种标准单元特性。为此，我们提出以下新颖的贡献：1）首次基于从处理器中提取的逻辑路径对异构振荡器（一个 RO 中的多种不同单元类型）进行 BTI 和 HCD 测量。 2） 第一项工作探索了 BTI 和 HCD 对包含组合标准单元的振荡器的影响，即包含多个逻辑门的单个单元（例如与-或-反相器 (AOI) 单元和或-与-反相器 (OAI)）和执行复杂操作（例如全加器）的单元。
基于标准单元的 CMFB，适用于完全可合成的 OTA
摘要：本文提出了一种完全基于标准单元的共模反馈 (CMFB) 环路，该环路具有显式电压参考，可提高伪差分标准单元放大器的 CMRR 并稳定直流输出电压。后一个特性允许对基于此类级联的运算跨导放大器 (OTA) 进行稳健偏置。报告了对 CMFB 的详细分析，以深入了解电路行为并得出有用的设计指南。然后利用所提出的 CMFB 构建适用于自动布局和布线的完全标准单元 OTA。参考商用 130 nm CMOS 工艺的标准单元库的模拟结果表明，当驱动 1.5 pF 负载电容时，差分增益为 28.3 dB，增益带宽积为 15.4 MHz。OTA 在 PVT 和失配变化下表现出良好的稳健性，并且由于面积有限，实现了最先进的 FOM。
基于标准单元的栅极尺寸和晶体管堆叠的抗辐射效率
近年来，晶体管技术的进步使得人们能够设计出越来越复杂的集成电路。随着在降低功耗和提高性能方面取得的巨大成就，在考虑深度扩展技术时也面临着新的挑战。明显的工艺变异性、老化和辐射效应是经常出现的设计挑战，其重要性也日益增加 [1-5]。集成电路越来越容易受到单个高能粒子撞击的影响，可能会产生破坏性或非破坏性的影响。当粒子撞击触发 CMOS 电路中固有的 PNPN 结构中的寄生晶体管时，就会发生单粒子闩锁 (SEL)，这可能会产生破坏性影响 [6]。当高能粒子从顺序逻辑元件撞击晶体管的敏感区域并沉积足够的电荷以扰乱电路时，单粒子翻转 (SEU) 会以位翻转的形式出现。此外，组合逻辑电路容易受到单粒子瞬态 (SET) 效应的影响，这种效应表现为粒子与处于关断状态的晶体管漏极电极相互作用产生的寄生瞬态电流。这并不是单粒子效应 (SEE) 的详尽列表 [7]。辐射加固设计 (RHBD) 技术已经开发出来，用于应对不同辐射条件下电子电路的辐射效应
Rad-Hard标准单元在28nM TSMC中设计
这些影响是由于单个粒子之间的相互作用（例如重离子）和硅。如果释放的能量（LET，线性能传递）足够高，则可能会破坏CMOS结构（SEL，单个事件闩锁）中的闩锁或可能会损坏栅极（SEGR，单个事件门破裂）。必须在28nm的过程中考虑缓解措施。