XiaoMi-AI文件搜索系统
World File Search System模拟电路
CMOS模拟信号的性能参数优化
设计理想的模拟电路由于非常大的集成而变得困难。互补的金属氧化物半导体（CMOS）模拟整合电路（IC）可以使用进化方法来找出每个设备的尺寸。使用高级纳米晶体管晶体管技术（180 nm）设计了CMOS操作性转导放大器（CMOS OTA）和CMOS电流传送带第二代（CMOS CCII）。CMOS OTA和CMOS CCII都具有较高的性能，例如广泛的频率，电压增益，发动速率和相位边缘，以在信号处理中包括非常广泛的应用，例如活动过滤器和振荡器。优化方法是一种迭代过程，它使用优化算法来更改设计变量，直到确定最佳解决方案为止。在这项研究中，采用了不同种类的算法遗传算法（GA），粒子群优化（PSO）和杜鹃搜索（CS）来增强和增强性能参数。减少开发常规操作放大器的安装时间所需的时间。一些研究降低了在各种频率下使用的功率的值。其他人以极高的频率运行，但其功耗大于以较低频率运行的功耗。
数字系统 - Cnic 主页
总体改进《数字系统》第十版反映了作者对现代数字电子发展方向的看法。在当今的工业界，我们看到了将产品快速推向市场的重要性。使用现代设计工具、CPLD 和 FPGA 可让工程师从概念迅速发展到功能硅片。微控制器已经接管了许多曾经由数字电路实现的应用程序，DSP 也已用于取代许多模拟电路。令人惊奇的是，现在可以使用硬件描述语言和高级开发工具将微控制器、DSP 和所有必要的胶合逻辑整合到单个 FPGA 上。当今的学生必须接触这些现代工具，即使是在入门课程中。每位教育工作者都有责任找到最佳方法，让毕业生为职业生涯中将遇到的工作做好准备。近 40 年来，标准 SSI 和 MSI 部件一直是数字系统构建的“砖瓦”，如今它们已接近过时。这段时间教授的许多技术都侧重于优化由这些过时设备构建的电路。必须从课程中删除那些只适合应用旧技术但无助于理解新技术的主题。
用于量子计算系统的基于 FPGA 的可重构信道化，使用多相滤波器组
摘要。最近提出的量子系统使用频率复用量子比特技术来读取电子器件，而不是模拟电路，以提高系统的成本效益。为了恢复单个通道以供进一步处理，这些系统需要一种解复用或通道化方法，该方法可以低延迟处理高数据速率，并且使用很少的硬件资源。本文介绍了一种使用多相滤波器组 (PFB) 信号处理算法的低延迟、适应性强的基于 FPGA 的通道器。由于只需设计一个原型低通滤波器来处理所有通道，因此 PFB 可以轻松适应不同的要求，并进一步简化滤波器设计。由于每个通道都重复使用相同的滤波器，与传统的数字下变频方法相比，它们还降低了硬件资源利用率。实现的系统架构具有广泛的通用性，允许用户从不同数量的通道、采样位宽度和吞吐量规格中进行选择。对于使用 28 系数转置滤波器和 4 个输出通道的测试设置，所提出的架构可产生 12.8 Gb/s 的吞吐量和 7 个时钟周期的延迟。
一个极其简单的多翼混沌系统
摘要 - 多项式函数一直是多翼混沌系统（MWCSS）的电路实现和工程化的主要限制。为了消除这种瓶颈，我们通过在Sprott C系统中引入正弦函数来构建一个简单的MWC，而无需多项式函数。理论分析和数值模拟表明，MWC不仅可以使用任意数量的黄油量产生多量器的吸引子，而且还可以通过多个ple方式来调整黄油液的数量，包括自我振荡时间，控制参数和初始状态。为了进一步探索所提出的MWC的优势，我们使用可循环可用的电子元素实现了其模拟电路。结果是，与传统的MWCS相比，我们的电路实施大大减少了电子组件的消耗。这使MWCS更适合许多基于混乱的工程应用程序。更重要的是，我们提出了MWC在混沌图像加密中的应用。直方图，相关性，信息能量和钥匙灵敏度表明，简单的图像传感方案具有很高的安全性和可靠的加密性能。最后，我们开发了一个可编程的门阵列测试平台，以实现基于MWCS的图像加密系统。理论分析和实验结果都验证了所提出的MWC的可行性和可用性。
带有 GNN 的电路图，用于探索最佳设计空间
模拟电路的设计自动化在设计空间大、电路规范之间复杂的相互依赖关系以及资源密集型模拟方面提出了重大挑战。为了应对这些挑战，本文提出了一个创新框架，称为电路图探索器 (GCX)。利用图结构学习和图神经网络，GCX 能够创建一个代理模型，该模型有助于在半监督学习框架内有效探索最佳设计空间，从而减少对大型标记数据集的需求。所提出的方法包括三个关键阶段。首先，我们学习电路的几何表示并用技术信息丰富它以创建一个综合特征向量。随后，将基于特征的图学习与少样本和零样本学习相结合，增强了对未见电路预测的普遍性。最后，我们介绍了两种算法，即 EASCO 和 ASTROG，它们与 GCX 集成后可优化可用样本以产生符合设计者标准的最佳电路配置。通过使用 180 nm CMOS 技术中导出的参数对各种电路进行模拟性能评估，证明了所提方法的有效性。此外，该方法的通用性扩展到高阶拓扑和不同的技术节点，例如 65 nm 和 45 nm CMOS 工艺节点。
后硅纳米电子器件及其在类脑芯片中的应用
随着信息技术迈向大数据时代，传统的冯·诺依曼架构在性能上显示出局限性。计算领域已经在应对访问内存所需的延迟和带宽（“内存墙”）以及能量耗散（“电源墙”）方面遇到了很多困难。这些具有挑战性的问题，例如“内存瓶颈”，要求进行大量的研究投资来开发下一代计算系统的新架构。脑启发计算是一种新的计算架构，为人工智能计算提供了一种高能效和高实时性的方法。脑启发神经网络系统基于神经元和突触。忆阻器件已被提议作为创建神经形态计算机应用的人工突触。在本研究中，对后硅纳米电子器件及其在脑启发芯片中的应用进行了调查。首先介绍了神经网络的发展，回顾了当前典型的类脑芯片，包括以模拟电路为主的类脑芯片和全数字电路的类脑芯片，进而引出了基于后硅纳米电子器件的类脑芯片设计。然后，通过对N种后硅纳米电子器件的分析，阐述了利用后硅纳米电子器件构建类脑芯片的研究进展。最后，对基于后硅纳米电子器件构建类脑芯片的未来进行了展望。
受大脑神经调节信号启发的低功耗机器学习架构
摘要：我们提出了一种受生物大脑中调节神经递质机制启发的迁移学习方法，并探索神经形态硬件的应用。在该方法中，人工神经网络的预训练权重保持不变，并通过补充偏差输入操纵每个神经元的触发灵敏度来学习新的类似任务。我们将其称为神经调节调谐 (NT)。我们通过经验证明，神经调节调谐在前馈深度学习和脉冲神经网络架构中的图像识别领域产生的结果与传统微调 (TFT) 方法相当。在我们的测试中，与传统微调方法相比，NT 将要训练的参数数量减少了四个数量级。我们进一步证明，神经调节调谐可以在模拟硬件中实现为具有可变电源电压的电流源。我们的模拟神经元设计实现了泄漏积分和触发模型，其中三个双向二进制缩放电流源组成了突触。通过与每个突触相关的可调功率域应用近似于调节神经递质机制的信号。我们使用高精度仿真工具验证了电路设计的可行性，并提出了一种使用集成模拟电路高效实现神经调节的方法，该电路的功耗比数字硬件（GPU/CPU）低得多。
加州大学伯克利分校
随着新生量子处理单元中量子比特数量的增加，第一代实验中使用连接式 RF（射频）模拟电路变得极其复杂。物理尺寸、成本和电气故障率都成为控制系统可扩展性的限制因素。我们开发了一系列紧凑型 RF 混频板来应对这一挑战，通过在具有 EMI（电磁干扰）屏蔽的 40 mm × 80 mm 4 层 PCB（印刷电路板）上集成 I/Q 正交混频、IF（中频）/LO（本振）/RF 功率电平调整和 DC（直流）偏置微调。RF 混频模块设计用于 2.5 至 8.5 GHz 之间的 RF 和 LO 频率。测得的典型镜像抑制和相邻信道隔离分别为 ∼ 27 dBc 和 ∼ 50 dB。通过在环回测试中扫描驱动相位，模块短期幅度和相位线性度通常测量为 5 × 10 − 4 (V pp /V mean ) 和 1 × 10 − 3 弧度 (pk-pk)。通过将 RF 混合板集成到超导量子处理器的室温控制系统中并执行单量子比特门和双量子比特门的随机基准测试表征，验证了 RF 混合板的运行。我们测量了单量子比特过程不保真度为 9 . 3 ( 3 ) × 10 − 4 和双量子比特过程不保真度为 2 . 7 ( 1 ) × 10 − 2 。
有效的批处理贝叶斯优化...
摘要 - Bayesian优化是模拟电路合成的有前途的方法。但是，贝叶斯优化框架的顺序性质显着限制了其充分利用现实世界计算资源的能力。在本文中，我们提出了一种通过多目标采集函数集合（MACE）进行有效的可行贝叶斯优化算法，以进一步加速优化过程。通过对改进概率（PI），预期改进（EI）和较低置信（LCB）的帕累托阵线进行抽样查询点，我们结合了最新的艺术习得功能的利益，以实现探索和剥削之间的精致折衷和无限限制的优化问题之间的脆弱交易。基于此批处理设计，我们进一步调整了约束优化问题的算法。通过将优化过程分为两个阶段，并首先关注找到初始可行点，我们设法获得了有关有效区域的更多信息，并可以更好地避免在不可行的区域周围采样。达到了第一个可行点后，我们通过对收购函数集合采用特殊设计的惩罚术语来赞成可行的区域。实验结果定量地表明，与批处理大小为15时，与差分进化（DE）相比，我们提出的算法可以将总体仿真时间减少到74倍（DE）。对于受限的优化问题，与基于加权的基于预期改进的贝叶斯优化（WEIBO）方法相比，我们提出的算法可以将优化过程高达15倍，当批处理大小为15时。
佐治亚理工学院 - Gabriel Alfonso Rincón-Mora 著
佐治亚理工学院电气与计算机工程学院 ECE 3400 模拟电子学 2025 年春季 讲师：Gabriel A. Rincón-Mora 教授，博士电子邮件地址：Rincon-Mora@gatech.edu URL：Rincon-Mora.gatech.edu 讲座：每周一/周三下午 3:30–4:45 在 Van Leer C456 办公时间：课程问题：每周二晚上 7:30 使用 Zoom 进行问答环节 学术地位/个人事务：发送电子邮件进行咨询 课程网址：Rincon-Mora.gatech.edu/classes SPICE 模拟器：链接在“SPICE 页面”链接下 教学大纲：链接在“ECE 3400 模拟电子学”链接下 先决条件：ECE 3040 微电子电路 课程描述：ECE 3400 扩展了 ECE 2040 和 3040 中开始的半导体器件、电路和应用的概念，并提供了概念、问题解决技术和后续电子学课程所需的工具。本材料介绍、解释并展示了如何使用电气元件来建模、分析和设计滤波器、箝位器、整流器、峰值检测器、运算放大器电路、晶体管放大器和振荡器。其根本目的是培养和发展对电子设备在模拟电路中单独和集体工作的洞察力和直觉。本材料介绍了超越数学并促进创新的电路工程视角。教育成果：1. 分析一阶、二阶和双二次无源/有源滤波器。2. 分析箝位器、整流器和峰值检测器。3. 分析负反馈电路。4. 分析带有 BJT 和 MOSFET 的放大器和振荡器。5. 使用 SPICE 模拟电路。成绩构成： 第一次期中考试 = 20% 第二次期中考试 = 25% 期末考试 = 30% 作业 = 20% 出勤率/专业水平（遵守教学大纲和 ECE 政策）= 5% 可能因特别努力而获得额外学分。 重要日期： 开学第一天 1 月 6 日（星期一） 学校假期 | 假期 1 月 20 日（星期一）| 3 月 17-21 日（星期一至星期五） 第一次|第二次期中考试 2 月 10 日（星期一）| 3 月 12 日（星期三） 退课最后一天 TBD（TBD） 最后上课天 4 月 21 日（星期一）- 最后一份作业截止时间为 4 月 21 日 期末考试 4 月 30 日（星期三）下午 2:40-5:30 在 VL 456 课堂上 讲座来自：模拟电子学，第二版。纽约：KDP（www.amazon.com/dp/B0C47R2KQP）。教科书：《微电子电路设计》，第 6 版。麦格劳-希尔出版社，2023 年。参考文献：《开关电感器功率 IC 设计》，Springer。2022 年（通过 GT 图书馆在线访问）。《带低压差稳压器的模拟 IC 设计》，第 2 版。麦格劳-希尔出版社，2014 年。YouTube 视频链接在课程 URL 下的“…YouTube 视频…”链接下。建议：复习每次讲座后呈现的材料，做笔记并提问。将书带到课堂上并对其进行注释或在笔记中引用。