SNR = 47 dBFS,f IN 高达 250 MHz,500 MSPS ENOB 为 7.5 位,f IN 高达 250 MHz,500 MSPS(−1.0 dBFS) SFDR = 79 dBc,f IN 高达 250 MHz,500 MSPS(−1.0 dBFS) 集成输入缓冲器 出色的线性度 DNL = ±0.1 LSB 典型值 INL = ±0.1 LSB 典型值 LVDS,500 MSPS(ANSI-644 级别) 1 GHz 全功率模拟带宽 片上基准电压源,无需外部去耦 低功耗 670 mW,500 MSPS—LVDS SDR 输出 可编程(标称值)输入电压范围 1.18 V p-p 至 1.6 V p-p,1.5 V p-p 标称值 1.8 V 模拟和数字电源操作 可选输出数据格式(偏移二进制、二进制补码、格雷码) 时钟占空比稳定器 集成数据采集时钟
1. 本文档中包含的所有信息截至本文档发布之日均为最新信息。但是,此类信息如有更改,恕不另行通知。在购买或使用本文列出的任何瑞萨电子产品之前,请与瑞萨电子销售办事处确认最新产品信息。此外,请定期仔细关注瑞萨电子将披露的其他信息和不同信息,例如通过我们的网站披露的信息。 2. 对于因使用本文档中描述的瑞萨电子产品或技术信息而导致的或由此引起的第三方专利、版权或其他知识产权的侵权,瑞萨电子不承担任何责任。在此不授予瑞萨电子或其他方的任何专利、版权或其他知识产权的明示、暗示或其他形式的许可。 3. 您不得更改、修改、复制或以其他方式盗用任何瑞萨电子产品,无论是全部还是部分。 4. 本文档中提供的电路、软件和其他相关信息的描述仅用于说明半导体产品的操作和应用示例。您完全有责任将这些电路、软件和信息纳入您的设备设计中。瑞萨电子不承担您或第三方因使用这些电路而遭受的任何损失的责任,因此