XiaoMi-AI文件搜索系统
World File Search System模版
L2O-ILT：学习优化逆向光刻技术
I. 引言 随着技术节点的不断缩小，邻近效应和光学衍射变得不可忽略，严重影响集成电路的成品率。分辨率增强技术（RET）被发展用来减少光刻过程中的印刷误差。光学邻近校正（OPC）是广泛使用的RET之一，它通过校正掩模版图案形状和插入辅助特征来补偿光刻邻近效应。典型的OPC方法包括基于模型的方法[1]，[2]，[3]和基于逆光刻技术（ILT）的方法[4]，[5]，[6]，[7]，[8]，[9]。对于基于模型的OPC，首先将掩模版中多边形的边缘分成几段，然后在光刻仿真模型的指导下移动这些边缘。基于 ILT 的方法将掩膜表示为像素函数 [4]、[5]、[6]、[7]、[10] 或水平集函数 [8]、[9]、[11]、[12]。然后，将 OPC 过程建模为逆问题，可以通过优化
CTM-SRAF：基于连续传输掩模的约束...
引言在过去的几十年里，集成电路的特征尺寸按照摩尔定律不断缩小。光学光刻已进入低 k -1 区域[1]，[2]，所用光的波长仍为193 nm。因此，使用传统光刻工艺获得高图案保真度和掩模可印刷性变得越来越具有挑战性。此外，印刷晶圆图像对光刻条件的微小变化变得高度敏感。为了缓解这些问题，对光学光刻中的分辨率增强技术 (RET) 的要求变得更加严格[3]，[4]。最广泛采用的 RET 之一是光学邻近校正 (OPC) [5]，[6]，[7]，[8]，[9]。传统OPC中，光刻掩模版针对主图案进行预失真处理，以补偿印刷晶圆图像的不良失真。然而，随着关键尺寸的缩小和目标图案的复杂化，仅使用OPC很难在足够的工艺窗口下获得令人满意的印刷图像。
硅光子学
执行摘要 最新技术摘要 在过去 20 年中，硅光子学已成为光子集成电路 (PIC) 的一项极具吸引力的技术，因为它直接建立在硅纳米电子领域的极度成熟基础之上。因此，它开辟了一条通往非常先进的 PIC 的道路，具有非常高的产量和低成本。更准确地说，今天，硅光子 PIC 正在 200 毫米和 300 毫米 CMOS 代工厂中以纳米级精度和可重复性进行商业化生产，这从光子学的角度来看是前所未有的。基本技术利用绝缘体上硅 (SOI) 晶圆，其中埋氧层顶部的硅层充当连接芯片上器件的波导的核心。由于硅是导光材料，氧化硅是包层，该技术可以解决波长范围约为 1 至 4 m 的应用，从而包括以 1300nm、1550nm 和 1550(+)nm（分别为 O、C 和 L 波段）为中心的非常重要的光纤光谱带。硅光子学已经成为十多家公司（其中大部分是无晶圆厂公司）用于数据中心和电信网络中高数据速率收发器产品的首选技术。总的来说，他们向市场部署了估计数百万个硅光子收发器。大约有 20 个硅光子制造平台（部分为工业平台，部分为支持原型设计和小批量制造的研究机构平台）已经建立，这些平台基于现有基础设施和源自硅电子行业的专有技术（见附录 A1）。典型平台允许集成高速调制器和高速 Ge 探测器，符号率范围为 50 至 100 Gbaud，以及用于光束组合/分裂、波长选择功能、偏振选择功能和片外耦合的高级无源功能。一些平台允许其他功能，例如与高级电子设备的集成（单片或混合）、光源的集成（异构或混合）以及面向传感的功能（例如微流体）。大多数平台的运作方式类似于代工厂：任何最终用户都可以访问它们，无论是全掩模版/全晶圆批次 (FRFL) 模式还是成本分摊多项目晶圆 (MPW) 模式，其中最终用户可以提交部分掩模版的设计，并将收到几十个处理过的芯片而不是完整的晶圆。 FRFL 模式成本高昂（数十万欧元/美元），但每芯片成本较低（每芯片约 10 欧元/美元），而 MPW 模式每设计成本更实惠（数十万欧元/美元），但每芯片成本约 1000 欧元/美元。当扩展到更高产量（例如 1000 片晶圆）时，芯片成本可降至每芯片 1 欧元/美元以下，因为固定掩模和间接成本在整个批次中摊销。当代工厂基础设施的投资已经折旧或与其他用户共享时，较低的单芯片成本也会受益。芯片代工厂向其客户提供工艺设计套件 (PDK)。这些 PDK 详细说明了给定平台的设计规则，并包含基本组件和电路库。硅光子学 PDK 的成熟度尚未达到 CMOS IC 代工厂的水平。今天，硅光子学 PDK 仅包含非常基本的构建模块库，特别是对于 MPW 操作模式。未来的硅光子学 PDK 必须包含组件和电路的紧凑模型，其参数基于经过验证的测量数据，并考虑到晶圆之间和晶圆之间的工艺变化。