获取独家产品信息,尽享促销优惠!立即订阅,不容错过
* 限···时··优惠
我们提出了一种确定半导体背景掺杂类型的方法,即在过度蚀刻的双台面 pin 或 nip 结构上使用电容电压测量。与霍尔测量不同,此方法不受基板电导率的限制。通过测量具有不同顶部和底部台面尺寸的器件的电容,我们能够最终确定哪个台面包含 pn 结,从而揭示本征层的极性。当在 GaSb pin 和 nip 结构上演示时,此方法确定该材料是残留掺杂的 p 型,这已由其他来源充分证实。然后将该方法应用于 10 单层 InAs/10 单层 A1Sb 超晶格,其掺杂极性未知,并表明该材料也是 p 型。