XiaoMi-AI文件搜索系统
World File Search System空间探索
应用于云资源分配问题的异构系统设计空间探索
摘要。云计算服务提供商为应用程序提供按需计算资源。寻找适合用户预算、满足应用程序性能和约束的最佳云资源分配仍然是一项研究挑战。云资源分配问题与设计空间探索 (DSE) 问题非常相似，因为它们都必须在充足的设计空间中找到合适的硬件配置，而它们的目标不相容，并受到多种约束。这项工作通过应用设计空间探索技术提出了一种解决云资源分配问题的方法。我们从 DSE 工具 MultiExplorer 设计并开发了一个软件扩展 MultiExplorer-VM，该工具具有根据用户需求和应用程序约束提供虚拟机配置的工作流程。已经进行了一系列全面的实验来评估和验证所提出的工具。我们还将我们提案中的解决方案与其他现有的研究工作进行了比较，这些研究工作侧重于基于 Paramount 交互 (PI) 技术的云资源分配问题。结果表明，MultiExplorer-VM 比 PI 技术取得了显著 (更好) 的结果。 MultiExplorer-VM 带来的成本结果与 PI 技术相比降低了 8.8 倍。实验还表明，对于大多数应用程序，MultiExplorer-VM 实现了最佳云配置。
嵌入式 SoC 架构实时最优控制的设计空间探索
摘要 — 使资源有限的机器人能够执行计算密集型任务（例如移动和操作）是一项挑战。本项目提供了全面的设计空间探索，以确定适合基于模型的控制算法的最佳硬件计算架构。我们对通用标量、矢量处理器和专用加速器中的代表性架构设计进行了分析和优化。具体来说，我们使用内核级基准和端到端代表性机器人工作负载来比较标量 CPU、矢量机和领域专用加速器。我们的探索提供了定量的性能、面积和利用率比较，并分析了这些具有代表性的不同架构设计之间的权衡。我们证明架构修改、软件和系统优化可以缓解瓶颈并提高利用率。最后，我们提出了一种代码生成流程，以简化将机器人工作负载映射到专用架构的工程工作。
开发空间探索漫游车数字双胞胎损坏检测
近年来，太空探索工作越来越集中于对火星和月球等行星和卫星的表面探索。这是通过使用流浪者来实现的，流浪者能够跨天体旅行并进行研究活动。但是，完成任务可能具有挑战性，必须及时解决问题，以避免丢失Sciminific Data甚至Rover本身。鉴于与火星（Olson，Matthies，Wright，Li，＆di）的有限通信能力，必须迅速检测到异常，因为没有现场人工干预的可能性。要面对这个问题，NASA分别开始开发其漫游者的物理双胞胎，例如对好奇心和毅力的乐观情绪（Cook，C。，Johnson和Hautalu-Oma）（Castelluccio，）。同时，NASA和西门子研究了一个好奇的数字双胞胎，以使用SIM-DIOSOTOPE热电学发电机（MMRTG）使用SIM-Center 3D（M.I.T.，M.I.T.，）分析和解决由多损耗ra-Dioasotope热电学发电机（MMRTG）引起的散热问题。同样，欧洲航天局
通过二维输入空间探索对 SMT 求解器进行模糊测试
可满足性模理论 (SMT) 求解器是许多技术的核心引擎，例如符号执行。因此，确保 SMT 求解器的稳健性和正确性至关重要。虽然模糊测试是一种确保 SMT 求解器质量的有效方法，但我们观察到之前的模糊测试工作仅侧重于生成各种一阶公式作为输入，而忽略了 SMT 求解器的算法配置空间，这导致许多深藏不露的错误未被及时报告。在本文中，我们提出了 Falcon，一种同时探索公式空间和配置空间的模糊测试技术。将这两个空间结合起来会显著扩大搜索空间，使有效检测错误变得更加困难。我们通过利用两个空间之间的相关性来减少搜索空间，并引入自适应变异策略来提高搜索效率，从而解决了这个问题。经过六个月的广泛测试，Falcon 在两款最先进的 SMT 求解器 CVC4 和 Z3 中发现了 518 个已确认的错误，其中 469 个已经修复。与两款最先进的模糊测试器相比，Falcon 在 24 小时的测试中检测到了 38 个和 44 个以上的错误，并且覆盖率大幅提高。
分布式信息物理系统的设计空间探索：最新进展、挑战和方向
摘要 — 工业信息物理系统 (CPS) 是复杂的异构分布式计算系统，通常集成和互连大量子系统，包含大量硬件和软件组件。这些分布式信息物理系统 (dCPS) 的生产商在设计下一代机器方面面临着严峻的挑战，需要在 (早期) 设计决策中获得适当的支持，以避免出现代价高昂且耗时的疏忽。这需要针对 dCPS 的高效且可扩展的系统级设计空间探索 (DSE) 方法。在本立场文件中，我们回顾了 DSE 的当前发展水平，并认为针对 dCPS 的高效且可扩展的 DSE 技术或多或少是不存在的，并且构成了一个很大程度上未知的研究领域。此外，我们确定了需要解决的几个研究挑战，并讨论了针对 dCPS 的此类 DSE 技术的可能方向。索引词——分布式信息物理系统、设计空间探索、工作负载建模、性能建模、模型推理、工作负载动态
层间工艺变化感知单片 3-D NoC 设计空间探索
摘要 — 单片 3-D (M3D) 技术通过按顺序将各层堆叠在一起，实现了高密度集成、性能和能源效率。基于 M3D 的片上网络 (NoC) 架构可以通过对路由器内阶段采用层分区来利用这些优势。然而，由于与温度相关的问题，传统的制造方法不适用于支持 M3D 的设计。这需要较低的温度和温度弹性技术来制造 M3D，导致顶层晶体管和底层互连的性能较差。由此产生的层间工艺变化导致支持 M3D 的 NoC 性能下降。在本文中，我们证明，在不考虑层间工艺变化的情况下，支持 M3D 的 NoC 架构在一组 SPLASH-2 和 PARSEC 基准测试中平均高估了能量延迟积 (EDP) 50.8%。作为应对措施，我们采用了一种工艺变化感知设计方法。所提出的设计和优化方法将路由器内部阶段和路由器间链接分布在各层之间，以减轻工艺变化的不利影响。实验结果表明，与工艺无关的设计相比，所考虑的 NoC 架构在所有基准测试中平均将 EDP 提高了 27.4%。
RapidChiplet：用于快速设计空间探索chiplet体系结构的工具链
提高处理器和加速器的每成本绩效比以往任何时候都变得更具挑战性，导致摩尔定律的减慢[22]。这种慢速下降的原因是过渡到更先进的技术节点[19]时的设计和制造成本，以及由于IO驱动器，模拟电路的缩放限制以及最近的静态随机访问记忆（SRAM）而导致此过渡的重新转换。针对这些挑战的有前途的解决方案是2.5D集成，其中多个称为chiplets的硅死模被整合到同一软件包中。可以将单个芯片设计重复使用以降低每芯片的设计成本的事实。此外，由于2.5D集成允许将不同技术内置的异质芯片集成到同一包装中，因此只有可以充分利用技术扩展的组件才能以高级和昂贵的技术节点制造。达到缩放限制的组件是成熟的低成本技术制造的。由于其经济利益，2.5D整合将其进入行业领先的公司的产品，例如NVIDIA的P100 GPU [17]（仅用于高频带宽度内存（HBM））和AMD的EPYC和Ryzen CPU [23]。2.5D堆叠芯片的设计空间很大。One can decide between different packaging options [ 18 , 21 , 27 , 29 ], chiplet counts and sizes [ 9 ], chiplet placements [ 13 ], die-to-die (D2D) link imple- mentations [ 7 , 24 ] and protocols [ 1 , 3 ], inter-chiplet interconnect (ICI) topologies [ 4 , 14 , 16 , 25 , 26 ], and many more factors.更重要的是，有许多感兴趣的指标，例如面积要求，功耗，热能性能以及芯片的制造成本，或ICI的潜伏期和吞吐量。
模型驱动的设计空间探索模拟中的多机器人系统燃油库，TAF-ID数据库和OC软件
总结发生了严重事故时，必须预测，必须预测，必须预测，在高温下，必须预测，在高温下，必须预测由化学相互作用形成的复合混合物的相位平衡和热力学特性。calphad是开发热力学数据库的合适方法，以研究包含大量元素的复杂材料。这项工作将介绍新的高级计算工具：（i）B。Sundman开发的开放calphad软件（www.opencalphad.com），这是通过Gibbs Energy Minimiation进行热力学计算的开源代码； （ii）自2005年以来在CEA上开发的燃料基碱数据库，该数据库允许对复杂的rioum组成进行计算； （iii）TAF-ID（高级燃料的热力学 - 国际数据库）数据库，该数据库是一个OECD/NEA项目（www.oecd-nea.org/science/taf-id），于2013年启动，旨在开发一个在加拿大国家，北方国家和纽约市之间的国际协作框架的核燃料材料的热力学数据库。
回顾：Aladdin：一款预 RTL、高性能加速器模拟器，支持定制架构的大型设计空间探索
Aladdin [1] 是一个预 RTL 功耗/性能模拟器，旨在实现以加速器为中心的系统的快速设计空间搜索。该框架将算法的高级语言描述作为输入（C 或 C++），并使用动态数据依赖图 (DDDG) 作为加速器的表示，而无需生成 RTL。从无约束程序 DDDG（对应于加速器硬件的初始表示）开始，Aladdin 对图形应用优化和约束，以创建加速器活动的真实模型。我们针对一系列应用，通过手写 Verilog 和商用高级综合 (HLS) 工具对加速器的 RTL 实现验证了 Aladdin。我们的结果表明，与传统 RTL 流程生成的加速器设计相比，Aladdin 可以高精度地模拟功耗、性能和面积，误差在 10% 以内，同时以更少的设计工作量和时间提供这些估算。 Aladdin 可以捕捉加速器设计的权衡，从而为异构系统（包括加速器、通用核心和共享内存层次结构，例如在移动 SoC 中看到的）提供新的架构研究方向。特别是，Aladdin 允许用户在异构环境中探索加速器的定制和共享内存层次结构。例如，在使用 GEMM 基准的案例研究中，Aladdin 通过评估整个系统的更广泛设计空间发现了重要的高级设计权衡。我们设想 Aladdin 既可以用作加速器模拟器，也可以用作未来多加速器系统的设计空间探索工具。