该设备是一个 64 兆位(8,192K 字节)串行闪存,具有先进的写保护机制。该设备通过标准串行外设接口 (SPI) 引脚支持单比特和四比特串行输入和输出命令:串行时钟、芯片选择、串行 DQ 0 (DI) 和 DQ 1 (DO)、DQ 2 (WP#) 和 DQ 3 (HOLD#/RESET#)。支持高达 133MHz 的 SPI 时钟频率,在使用四路输出读取指令时,允许四路输出的等效时钟速率为 532MHz(133MHz x 4)。使用页面编程指令,可以一次对内存进行 1 到 256 个字节的编程。该设备还提供了一种复杂的方法来保护单个块免受错误或恶意编程和擦除操作的影响。通过提供单独保护和取消保护块的能力,系统可以取消保护特定块以修改其内容,同时确保内存阵列的其余块得到安全保护。这在以子程序或模块为基础修补或更新程序代码的应用中非常有用,或者在需要修改数据存储段而又不冒程序代码段被错误修改的风险的应用中非常有用。该设备设计为允许一次执行单个扇区/块或全芯片擦除操作。该设备可以配置为以软件保护模式保护部分内存。该设备可以对每个扇区或块维持至少 100K 次编程/擦除周期。
32通道工业数字I/O模块MaxRefdes1165概述MaxRefdes1165是一个完整的32个通道工业数字I/O模块,其中包含16个数字输入(DIS)和16个数字输出(DOS)(DOS)(DOS),在工业形式中构建和测试,以实现暂时性的Immunity标准,例如61000 000 000 000 000-41000-41000000-41000000-4。MaxRefdes1165是一种经过验证的设计,它提供了具有诊断功能的Max22190八八元工业数字输入设备所必需的硬件和软件,以及具有高端开关的Max14915八八元工业数字输出。在此参考设计中,以雏菊链模式配置了两个Max22190,并且在可寻址SPI模式下配置了两个Max14915。电流隔离由Max14483和Max12930提供,以隔离逻辑(SPI Master)和Field(24V)侧的数据。MaxRefdes1165具有用于外部SPI通信的12针PMOD™兼容连接器(CNT1)。出于测试目的,参考设计使用Maxim的USB2PMB2#适配器板,该板通过USB端口接收命令并将其转换为SPI接口。另外,用户可以将参考设计板连接到任何与PMOD兼容的板(例如FPGA或微控制器系统),并编写自己的软件来控制MAX22190和MAX14915。Other features include the following: • 32 Digital I/Os: 16 Inputs and 16 Outputs • High Integration Reduces BOM Count and PCB Space • Fault Tolerant with Built-In Diagnostics • Robust Design to Meet IEC 61000-4 Hardware Specification The MAXREFDES1165 features 16 digital inputs (MAX22190) and 16 digital outputs (MAX14915), and it supports isolated SPI data.MAX22190和MAX14915都与主机控制器进行通信,并使用具有单独的芯片选择(CS)信号的相同孤立的SPI总线。每个Max22190将八个工业输入转换为SPI兼容输出。每个Max14915根据从主机控制器接收到的命令为外部负载提供了电源。此外,主机控制器还会收到所有可用的诊断信息。MAX14483和MAX12930一起使用SPI提供数据信号隔离,以及与主机通信的PMOD兼容连接器。该系统由24V DC提供动力。设计 - 制造的测试了此参考设计,描述了图1所示的硬件。它提供了一个详细的,系统的技术指南,用于设计一个具有16个数字输入和16个数字输出的工业数字I/O模块。已构建和测试参考设计,其详细信息将在本文档稍后遵循。
页面编程以编程一个数据字节,需要两个说明:写入启用(WREN),这是一个字节,以及一个页面程序(PP)或Quad Input Page Program(QPP)序列,由四个字节加数据组成。这是内部程序周期(持续时间t pp的)。要散布此开销,页面程序(PP)或Quad Input Page Program(QPP)指令允许一次编程(从1更改为1),只要它们位于内存的同一页面上的连续地址,就可以进行256个字节。部门擦除,半块擦除,块擦除和芯片擦除页面程序(PP)或Quad Input Page Program(QPP)指令允许重置位1到0。可以在应用此之前,需要将内存字节删除到所有1s(FFH)。可以使用扇区擦除(SE)指令一次实现这一部门,一次使用半块擦除(HBE)指令,一次使用块擦除(BE)指令或在整个内存中使用芯片擦除(CE)指令一次块。这开始了一个内部擦除周期(持续时间,t hbe,t be或t ce)。擦除指令必须先进行写入启用(WREN)指令。在写作,程序或擦除周期期间进行调查,可以通过不等待最坏的情况延迟(t w,t pp,t pp,t se,t hbe,t e或t be或t ce),可以进一步改善写作状态寄存器(WRSR),程序(PP,QPP)或擦除(SE,HBE,BE或CE)的进一步改善。当芯片选择(CS#)较低时,启用设备并处于主动功率模式时,主动功率,备用功率和深度降低模式。设备的消耗量下降到I CC1。在状态寄存器中提供了正在进行的写入(WIP)位,以便该申请程序可以监视其值,并将其轮询以确定上一个写入周期,程序周期或擦除周期完成何时完成。当Chip Select(CS#)较高时,设备将被禁用,但可以保留在活动的功率模式下,直到所有内部周期都完成(程序,擦除和写入状态寄存器)。然后设备进入待机电源模式。执行特定指令(Enter Deep Down Mode(DP)指令)时,将输入深度降低模式。设备的消耗进一步下降到I CC2。该设备保留在此模式下,直到执行另一个特定的指令(从深度降低模式和读取设备ID(RDI)指令)为止。当设备处于深度降低模式时,所有其他说明都将忽略。这可以用作额外的软件保护机制,当设备没有主动使用时,可以保护设备免受无意的写入,程序或擦除指令。使用非易失性存储器的写保护应用程序必须考虑噪声和其他不利系统条件的可能性,这些条件可能会损害数据完整性。解决这个问题