• 36K(16 位)字 ROM(核心绳) • 2k(16 位)字核心 RAM • 指令平均 12-85 微秒 • 1 立方英尺,70 磅,55 瓦 • 37 条“正常”指令 • 10 条“非自愿”指令(计数器) • 8 条 I/O 指令 • 一的补码,
ADS8515 以二进制补码数据输出格式输出完整或字节读取并行数据。当 R/C(引脚 24)为高电平且 CS(引脚 25)为低电平时,并行输出有效。CS 和 R/C 的任何其他组合都会使并行输出 3 态。可以在引脚 6 至 13 和引脚 15 至 22 上以完整并行、16 位字或两个 8 位字节的形式读取有效转换数据。可以切换 BYTE(引脚 23)以在一个转换周期内读取两个字节。有关理想输出代码,请参阅表 2,有关相对于 BYTE 状态的位位置,请参阅图 20。
TC77 是一种串行访问数字温度传感器,特别适合低成本和小尺寸应用。温度数据由内部热传感元件转换而来,并以 13 位二进制补码数字字的形式随时可用。与 TC77 的通信通过 SPI 和 MICROWIRE 兼容接口实现。它具有 12 位加号温度分辨率,每位最低有效位 (LSb) 为 0.0625°C。TC77 在 +25°C 至 +65°C 的温度范围内提供 ±1.0°C (最大值) 的温度精度。工作时,TC77 仅消耗 250 µA (典型值)。TC77 的配置寄存器可用于激活低功耗关断模式,该模式的电流消耗仅为 0.1 µA (典型值)。体积小、成本低、使用方便,使 TC77 成为在各种系统中实施热管理的理想选择。
表 1. 参数 最小值典型值最大值 单位 测试条件/注释 温度传感器和 ADC 精度1 −0.05 ±0.4 °CTA = −40°C 至 +105°C, V DD = 3.0 V ±0.44 °CTA = −40°C 至 +105°C, V DD = 2.7 V 至 3.3 V ±0.5 °CTA = −40°C 至 +125°C, V DD = 3.0 V ±0.5 °CTA = −40°C 至 +105°C, V DD = 2.7 V 至 3.6 V ±0.7 °CTA = −40°C 至 +150°C, V DD = 2.7 V 至 3.6 V ±0.8 °CTA = −40°C 至 +105°C, V DD = 4.5 V 至 5.5 V ±1.0 °CTA = −40°C 至 +150°C,V DD = 2.7 V 至 5.5 V ADC 分辨率 13 位 符号位加上 12 个 ADC 位的二进制补码温度值(上电默认分辨率) 16 位 符号位加上 15 个 ADC 位的二进制补码温度值(配置寄存器中的位 7 = 1) 温度分辨率 13 位 0.0625 °C 13 位分辨率(符号 + 12 位) 16 位 0.0078 °C 16 位分辨率(符号 + 15 位) 温度转换时间 240 ms 连续转换和单次转换模式 快速温度转换时间 6 ms 仅在上电时进行第一次转换 1 SPS 转换时间 60 ms 1 SPS 模式的转换时间 温度迟滞 ±0.002 °C 温度循环 = 25°C 至 125°C 并返回到 25°C 重复性 ±0.015 °CTA = 25°C DC PSRR 0.1 °C/VTA = 25°C 数字输出 (CT, INT),漏极开路
SNR = 47 dBFS,f IN 高达 250 MHz,500 MSPS ENOB 为 7.5 位,f IN 高达 250 MHz,500 MSPS(−1.0 dBFS) SFDR = 79 dBc,f IN 高达 250 MHz,500 MSPS(−1.0 dBFS) 集成输入缓冲器 出色的线性度 DNL = ±0.1 LSB 典型值 INL = ±0.1 LSB 典型值 LVDS,500 MSPS(ANSI-644 级别) 1 GHz 全功率模拟带宽 片上基准电压源,无需外部去耦 低功耗 670 mW,500 MSPS—LVDS SDR 输出 可编程(标称值)输入电压范围 1.18 V p-p 至 1.6 V p-p,1.5 V p-p 标称值 1.8 V 模拟和数字电源操作 可选输出数据格式(偏移二进制、二进制补码、格雷码) 时钟占空比稳定器 集成数据采集时钟
假定值要么是异常值 NaR,要么是形式为 𝐾×2 𝑀 的实数 𝑥,其中 𝐾 和 𝑀 是关于零对称且包括零的范围内的整数。最小正假定值 minPos 是 2 −4𝑛+8,最大正假定值 maxPos 是 1/ minPos 或 2 4𝑛−8。每个假定值都是 minPos 的整数倍。每个实数都映射到唯一的假定表示;没有冗余表示。假定值 s 是范围内所有整数 𝑖 的超集 − pIntMax ≤ 𝑖 ≤ pIntMax。在该范围之外,存在一些整数,如果不四舍五入为不同的整数,则无法表示为假定值; pIntMax 为 ⌈2 ⌊4(𝑛−3)/5⌋ ⌉ 。 quire 值要么是 NaR ,要么是 minPos 平方的整数倍,表示为具有 16 𝑛 位的 2 的补码二进制数。 quire 格式可以表示两个 posit 向量的精确点积,最多有 2 31 个(约 20 亿个)项,并且不会出现舍入或溢出。 3
存储容量和编程多功能性。所有内部操作都采用二进制系统,基本字长为 36 位。指令代码是一个双地址系统,利用 6 位命令和两个 1/5-1ait 地址组成一个单阶字。四类存储单独寻址,包括 16,384 个字的磁鼓存储、1024 个字的静电存储以及商乘法器寄存器和累加器。累加器是乘积形成的两倍长度。提供四个磁带单元用于补充存储。信息以块的形式传输到这些磁带和从这些磁带传输。负数以 1 的补码系统表示,基数 poliL 被认为是固定在字的低阶端。可以获得多种终端设备,基本上包括光电磁带阅读器、直接连接的打字机和高速磁带打孔机。可选设备可能包括打孔卡设备、在线电传通信电路和各种模拟设备。
8.1 数字音频简介 219 8.2 二进制 221 8.3 转换 224 8.4 采样和混叠 224 8.5 采样率的选择 228 8.6 采样时钟抖动 228 8.7 光圈效应 230 8.8 量化 232 8.9 量化误差 234 8.10 抖动简介 238 8.11 重新量化和数字抖动 241 8.12 抖动技术 244 8.12.1 矩形 pdf 抖动 244 8.12.2 三角形 pdf 抖动 246 8.12.3 高斯 pdf 抖动 247 8.13 基本数模转换 247 8.14 基本模数转换 255 8.15 替代转换器 260 8.16 过采样 263 8.17 无噪声整形的过采样 269 8.18 噪声整形 270 8.19 噪声整形 ADC 274 8.20 一位 DAC 277 8.21 一位噪声整形 ADC 279 8.22 二进制补码编码 281 8.23 数字音频中的电平 283 8.24 AES/EBU 接口 285 参考文献 299
高级数字系统设计 (PC – I) 单元 - I 处理器算法:二进制补码系统 - 算术运算;定点数系统;浮点数系统 - IEEE 754 格式,基本二进制代码。单元 - II 组合电路:CMOS 逻辑设计,组合电路的静态和动态分析,时序风险。功能块:解码器、编码器、三态设备、多路复用器、奇偶校验电路、比较器、加法器、减法器、进位超前加法器 - 时序分析。组合乘法器结构。单元 - III 序贯逻辑 - 锁存器和触发器,序贯逻辑电路 - 时序分析(建立和保持时间),状态机 - Mealy & Moore 机,分析,使用 D 触发器的 FSM 设计,FSM 优化和分区;同步器和亚稳态。 FSM 设计示例:自动售货机、交通信号灯控制器、洗衣机。单元 - IV 使用功能块进行子系统设计 (1) - 设计(包括时序分析)不同复杂程度的不同逻辑块,主要涉及组合电路:
8.1 数字音频简介 219 8.2 二进制 221 8.3 转换 224 8.4 采样和混叠 224 8.5 采样率的选择 228 8.6 采样时钟抖动 228 8.7 光圈效应 230 8.8 量化 232 8.9 量化误差 234 8.10 抖动简介 238 8.11 重新量化和数字抖动 241 8.12 抖动技术 244 8.12.1 矩形 pdf 抖动 244 8.12.2 三角形 pdf 抖动 246 8.12.3 高斯 pdf 抖动 247 8.13 基本数模转换 247 8.14 基本模数转换 255 8.15 替代方法转换器 260 8.16 过采样 263 8.17 无噪声整形的过采样 269 8.18 噪声整形 270 8.19 噪声整形 ADC 274 8.20 一位 DAC 277 8.21 一位噪声整形 ADC 279 8.22 二进制补码编码 281 8.23 数字音频中的电平 283 8.24 AES/EBU 接口 285 参考文献 299