外延生长时,氧化膜必须生长在晶体衬底上。这些要求极大地限制了它们的适用性,使得我们无法制备多种人工多层结构来研究薄膜及其界面处出现的突发现象[2],也无法制造柔性器件并单片集成到硅中。[3–5] 人们致力于开发将功能氧化膜与生长衬底分离的程序,以便能够自由操作它。这些方法包括机械剥离[6]、干法蚀刻[7,8]和湿化学蚀刻[9,10]。在化学蚀刻程序中,使用牺牲层(位于衬底和功能氧化物之间)似乎是一种快速且相对低成本的工艺。为了使这种方法成功,牺牲层应将外延从衬底转移到所需的氧化物,经受功能氧化物的沉积过程,并通过化学处理选择性地去除,从而可以恢复原始的单晶衬底。 (La,Sr)MnO 3 已被证明可以通过酸性混合物进行选择性蚀刻,从而转移单个外延 Pb(Zr,Ti)O 3 层 [11] 和更复杂的结构,例如 SrRuO 3 /Pb(Zr,Ti)O 3 /SrRuO 3 。 [12] 最近,水溶性 Sr3Al2O6(SAO)牺牲层的使用扩大了独立外延钙钛矿氧化物层(SrTiO3、BiFeO3、BaTiO3)[13–15] 和多层(SrTiO3/(La,Sr)MnO3)[16] 的家族,这些层可进行操控,从而开辟了一个全新的机遇世界。[5,10,17] 制备此类结构的沉积技术也是需要考虑的关键因素,不仅影响薄膜质量,还影响工艺可扩展性。虽然分子束外延和脉冲激光沉积等高真空沉积技术是生产高质量薄膜的成熟技术[1,18–20],但溶液处理和原子层沉积等可实现低成本生产的替代工艺正引起人们的兴趣。[21,22]
铋是一种新兴的量子材料,具有令人着迷的物理特性,例如半金属-半导体 (SM-SC) 跃迁 1-8 和拓扑绝缘态。9-12 分子束外延 (MBE) 生长技术的发展已经生产出高质量的 Bi 薄膜,其中过去五十年理论上预测的丰富物理特性可以通过实验实现。例子包括但不限于卓越的表面态自旋和谷特性、2,13 超导性、14 瞬态高对称相变 15 和非谐散射。16,17 此外,介电常数的负实部和较小的虚部的结合,以及强的带间跃迁,使其在带间等离子体中应用前景广阔。 18 尽管如此,单晶 Bi 纳米薄膜在实际器件中的应用仍然受到限制,因为它们只能在晶格匹配的衬底上生长,例如硅 (111)、19 BaF 2 (111)、20 和云母。21 最近,Walker 等人介绍了一种双悬臂梁断裂 8,22 和热释放胶带 23 技术,用于将大面积 MBE Bi 纳米薄膜从 Si (111) 干转移到任意衬底;他们还表明,转移薄膜的电学/光学/结构特性与原生薄膜相当。8,23 该技术可以研究 Bi 在任意衬底上的独特电子、声子和自旋电子特性,例如用于新兴器件的透明、柔性、磁性或拓扑绝缘衬底。大多数
研究了 C54 Ti(Si, -,Ge,,) 薄膜与 Si, -XGe, 衬底接触时的稳定性。C54 Ti(Si, -,Ge,,j) 薄膜由 Ti-Sii-,Ge, 固相金属化反应形成。结果表明,最初形成的 C54 Ti(Si, -,,Ge,,) 的 Ge 指数 y 与 Si, -XGeX 衬底的 Ge 指数 x 大致相同(即 yx)。C54 钛锗硅化物形成后,Si, -XGeX 衬底中的 Si 和 Ge 继续扩散到 C54 层中,大概是通过晶格和晶粒边界扩散。扩散到 C54 晶格中的部分 Si 取代了 C54 晶格上的 Ge,C54 Ti(Si, -,GeJZ 的 Ge 指数降低(即 yx)。这种偏析和沉淀增强了C54钛锗硅化物薄膜的团聚(即较低的团聚温度)。观察到可以使用快速热退火技术来减少退火时间并导致Ge偏析的减少。0 199.S美国物理学会。
近年来,微电子技术发生了巨大的变化,现代 CMOS 技术使集成电路的性能和复杂性稳步提高。图 1(a) 显示了传统 n 型体硅 MOSFET 的示意图,它由 p 型衬底内重度 n 型掺杂的源极和漏极区组成。此外,MOSFET 的栅极电极长度为 L,宽度为 W,栅极电极通过厚度为 d ox 的绝缘体(通常为 SiO 2 )与体硅衬底绝缘。源极-通道和通道-漏极界面处的两个 pn 结(见图 1(b))可防止电流从源极流向漏极。施加正栅极电压 V gs > V th ,会在通道/栅极氧化物界面处创建反型层(p 型衬底中的电子)。在这种情况下,如果施加额外的漏极-源极偏压 V ds,电流就可以流过该器件。
摘要:为研究 Ni 与 GaAs 衬底之间的固相反应,利用磁控溅射技术在 GaAs 衬底上生长不同厚度的 Ni 薄膜,并进行原位 X 射线衍射 (XRD) 退火。利用原位和非原位 XRD、极图和原子探针层析成像 (APT) 研究了厚度对金属间化合物形成的影响。结果表明,20 nm 厚的 Ni 薄膜与 GaAs 衬底呈现外延关系,沉积后为 (001) Ni//(001) GaAs 和 [111] Ni//[110] GaAs。增加薄膜厚度会导致 Ni 薄膜织构的变化。这种差异对 Ni 3 GaAs 的形成温度有影响。该温度随着厚度的增加而降低。这是由于初始 Ni/GaAs 界面的相干/非相干性质所致。Ni 3 GaAs 相在约 400 ◦ C 时分解为二元和三元化合物 xNiAs 和 Ni 3 − x GaAs 1 − x。与 Ni 3 GaAs 类似,第二相的分解温度也取决于 Ni 层的初始厚度。
与传统体硅相比,绝缘体上硅(SOI)衬底具有许多优势,包括低漏电流、低电容、低功耗、更好地抵抗短沟道效应(SCE)和卓越的缩放能力[1 – 4]。这使得SOI衬底不仅适用于传统的MOSFET,而且由于天然的衬底隔离[5 – 8]和更简单的多栅极设计,它也对新型半导体器件具有吸引力,例如TFET和Z2-FET。此外,建立在SOI平台上的光电探测器(PD)也表现出优异的光电性能。高工作速度、高抗辐射和低寄生电容的优势使基于SOI的PD在电子和光子集成电路(EPIC)、光通信系统和航空航天等许多应用领域中极具竞争力[9 – 16]。为了在 SOI 薄膜中形成 pn 光电二极管,通常使用常规离子注入来掺杂 Si 沟道 [17]。然而,离子注入会损坏并降低 Si 的质量,这个问题在缺乏种子层以促进再结晶的超薄 SOI 薄膜中尤其严重。此外,用于激活掺杂剂的高温退火可能会引起应力和损坏,并进一步降低器件的性能。为了克服这些缺点,可以使用电场诱导的静电掺杂 [18,19] 来形成 pn 结并完全避免离子注入。之前,我们已经证明在
基于半导体异质结构的 GaN 器件:两种半导体材料的分层序列,其特征是带隙不连续 通过在 GaN 衬底上沉积一层薄薄的 AlGaN 来形成异质结构。
该项目首次采用氧化物分子束外延 (MBE) 来生长 KTaO ₃ (KTO) 薄膜。早期生长使用 (100) SrTiO ₃ (STO) 基材进行,以尝试微调生长参数。此外,还使用了通过炉加热的 TaO ₂ 亚氧化物源和通过电子束加热的 Ta 源,并分析和比较了它们各自的薄膜。通过反射高能电子衍射 (RHEED) 进行原位监测,以及通过原子力显微镜 (AFM) 和 X 射线衍射 (XRD) 进行生长后表征,可以在整个项目中进行表面和晶体分析。来自亚氧化物和电子束加热 Ta 源的薄膜显示出相似的晶体质量,然而,在亚氧化物生长的 KTO 表面上发现更高浓度的氧化物杂质。成功生长 KTO 后,使用稀土钪酸盐 (110) 衬底 GdScO ₃ (GSO) 和 DyScO ₃ (DSO),因为它们与 KTO 的“立方体对伪立方体”界面将分别产生理论上 0.55% 和 0.93% 的压缩应变。通过逆空间映射 (RSM),GSO 衬底在 KTO 薄膜上显示出相称的应变,而 DSO 衬底仅显示部分应变。总体而言,使用 MBE 生长 KTO 可实现高结晶质量,为 KTO 薄膜合成和铁电 KTO 分析指明了光明的未来。
摘要 — 展示了 SiC 衬底上的外延 AlN 薄膜体声波谐振器 (FBAR),其一阶厚度扩展模式为 15-17 GHz。对于 15 GHz epi-AlN FBAR,其品质因数 Q max ≈ 443、机电耦合系数 k 2 eff ≈ 2 . 3 % 和 f · Q ≈ 6 . 65 THz 品质因数在 Ku 波段 (12-18 GHz) 中名列前茅。具有高品质因数的干净主模式使此类 epi-AlN FBAR 可用于具有干净频带和陡峭抑制的 Ku 波段声波滤波器。由于这种外延 AlN FBAR 与 AlN/GaN/AlN 量子阱高电子迁移率晶体管 (QW HEMT) 共享相同的 SiC 衬底和外延生长,因此它们非常适合与 HEMT 低噪声放大器 (LNA) 和功率放大器 (PA) 进行单片集成。
基于晶圆键合与智能切割技术的功能化GaN异质集成衬底 丁家欣,中国科学院上海微系统与信息技术研究所集成电路材料国家重点实验室