图 5 给出了所提 LSWD 算法和 SWD 算法在不同 迭代次数时的比特错误概率 (Bit Error Ratio, BER) 曲线,其中最大迭代次数分别取为 5 和 10 。 图 6 给出 了两种算法的译码性能与最大迭代次数的关系,其 中信噪比分别为 2.5 dB, 4.0 dB 。综合分析 图 5 和 图 6 的仿真结果,可以看出: (1) 所提算法和现有文献 的 SWD 算法的误码性能曲线都有明显的瀑布区。 (2) 当迭代次数相同时,所提算法的性能优于 SWD 算法。如,当译码迭代为 50 次、译码窗长度为 9 时,为达到 10 –6 BER ,所提算法所需的信噪比值 为 3.9 dB ,而目前常用的 SWD 算法则需要 4.2 dB , 所提算法约有 0.3 dB 的性能优势。 (3) 在译码性能 基本相同时,与 SWD 算法相比,所提算法可以明 显减少译码迭代次数。例如,当信噪比为 2.5 dB 时,为了获得 10 –3 的 BER ,所提算法和 SWD 算法所 需的迭代次数分别为 7 和 11 ;当信噪比为 4.0 dB 时,为了达到 10 –5 的 BER ,所提算法和 SWD 算法所 需的迭代次数分别为 12 和 20 ,此时所提算法的迭代
由Arikan提出的极性码编译码算法复杂度低,对于给定的码长具有优异的性能,自提出以来就受到了广泛的关注和欢迎。穿孔极化码的构造使得编码更加灵活,适用于更加多样化的场景。本文提出了一种改进的极性码穿孔方案,在传统穿孔极化码的限制下,基于信道可靠性估计方法计算各个极化子信道的误码概率,对可靠性较低的极化子信道进行穿孔。此外,为了获得更好的译码性能,该方案将穿孔比特的初始对数似然率(LLR)设置为无穷大(或负无穷大)。仿真结果表明,本文提出的改进穿孔极化码的性能优于传统穿孔极化码。
集成串行译码电路 集成 8 高效 PMOS 输出 , 导通电阻 100mΩ 集成内部防烧功率管 动态消影技术 反向击穿保护 支持最大持续电流 2.5A 低功耗设计 消影电位 8 档可调 封装形式: SOP16 广泛应用领域: LED 显示屏、 LED 照明、 LED 景观亮化
随着超大规模集成电路技术的飞跃发展,综合航空电子设备,集成度越来越高。数据总线对于设备快速、高效、可靠的数据传输具有不可替代的作用。ARINC-429总线是由美国航空电子设备制造商、定期航空公司、飞机制造商以及其他国家航空公司联合成立的航空无线电公司,由各公司制定的一系列统一的工业标准和规范[1-2]。PC/104嵌入式系统具有功耗低、体积小、工作温度范围宽、可靠性高等突出优点[3-5]。早期实现ARINC-429的数据传输方式一般采用MCU控制系统[6-8],但存在通信速率低、时序控制不够灵活的不足,不适合ARINC-429的高速通信。FPGA(Field Programmable Gate Array,现场可编程门阵列)具有工作主频高、可以并行处理数据等优点。针对传统方法的缺点,本文采用FPGA作为定时和译码控制芯片,采用16位数据总线,芯片采用ARINC429,HI-8582总线,使机载通信设备的传输速率达到100kbit/s的高数据率。