XiaoMi-AI文件搜索系统
World File Search System超大规模
技术硕士（ICT）VLSI 和嵌入式系统
超大规模集成 (VLSI) 是一个领域，其中我们看到数百万个晶体管嵌入到单个芯片中，该领域始于 20 世纪 80 年代初。VLSI 技术因其高封装密度、高速度和低功耗而变得更加流行。嵌入式系统是一个使用 VLSI 技术构建特定应用系统并满足用户要求的领域。 VLSI 和嵌入式系统已在航空航天、农业、汽车、消费电子、生物医学、模拟和数字 IC 等各个领域开辟了道路。根据 Handel Jones 博士提供的统计数据，国际商业战略 (IBS) (2015) 表明，到 2025 年，全球 VLSI/半导体市场规模将达到 6000 亿美元左右。该收入主要来自物联网 (IoT) 半导体硬件和传感器市场，约贡献 1100 亿美元，半导体代工、DRAM、闪存市场合计贡献约 2400 亿美元。同样，全球嵌入式系统市场预计到 2025 年将达到 1000 亿美元。因此，VLSI 和嵌入式系统在未来几年将发挥重要作用，提供最好的就业机会之一。
呼吁研究存储排放
1 是时候谈谈存储排放了 系统研究界一直致力于减少数据中心的碳排放。现有的工作主要集中于减少通用计算的排放 [25、39、70、71、123、130、131、134]，而忽略了一个很大的排放源：存储。虽然存储受到了一些关注 [70、86、87、99、128、143]，但研究人员和从业人员经常认为它是不太重要的排放源。这与事实相去甚远。存储在超大规模数据中心的运营 (范围 2) 和体现 (范围 3) 碳排放中都占了相当大的一部分。1来自 Azure 的最新数据表明，与存储相关的排放 - 包括存储机架和本地存储设备 - 占运营排放的 33% 和体现排放的 61%。仅存储机架就占运营排放量的 24% 和隐含排放量的 45% [131]。事实上，我们认为分布式存储是未来数据中心排放的主要因素，即使对数据中心的 AI 扩展做出了积极的预测。人们普遍认为，GPU 将排放最多的运营碳（部分由可再生能源提供动力），但它们的隐含碳并不占主导地位。例如，我们观察到 Nvidia A100 GPU 的隐含排放量与 1.6-17 TB SSD 2 或 2 个 CPU 大致相同 [70, 78]。
基于可再生的孤立微型能源管理......
本文提出了一种用于离网渔岛微电网 (MG) 的新型日前能源管理系统 (EMS)。本文考虑的 MG 配备了智能电网基础设施，并嵌入了插电式电动汽车 (PEV)。此外，它是一种绿色、无化石燃料的 MG，没有任何传统发电厂。MG 仅通过可再生能源发电来满足其负载需求，包括风电场 (WF) 和光伏 (PV) 发电厂。因此，在该 MG 的日前运营规划中，保持发电和需求之间的平衡是一项艰巨的任务。为了克服这一障碍，MG 使用超大规模电池储能系统 (BESS)。然而，BESS 的容量有限，增加 BESS 容量在经济上不可行。因此，MG 考虑了 PEVs G2V/V2G 操作模式规划和卸载负载最佳利用作为补充平衡选项。该 MG 中的主要转储负载是工业鱼冰箱 (IFR) 和反渗透海水淡化系统 (RODS)。除了 PEV 的 G2V/V2G 运行模式之外，本文提出的 EMS 还安排了这些转储负载。数值研究表明，所提出的 EMS 分别将每日总浪费能源和未服务能源减少了 96% 和 30%。
NIPSCO 2024 IRP 报告
• 保持在 2028 年前淘汰所有剩余燃煤发电的机会，我们剩余的最大电厂将在 2025 年前淘汰 • 到 2027 年淘汰老化的天然气调峰机组 • 继续用多样化、灵活和可扩展的增量资源组合替换退役的发电资源，包括短期合同容量资源、扩大的需求侧管理计划、太阳能、大型电池存储和新的天然气调峰资源 • 通过结合基载和峰值天然气发电、电池存储和可再生能源容量，为潜在的超大规模数据中心负载做好准备 • 探索进一步实现发电组合脱碳的潜在替代方案，包括氢气发电、碳捕获和新兴能源存储技术 • 使投资组合满足与 Midcontinent Independent System Operator Inc. (MISO) 新的直接负载损失 (D-LOL) 1 市场结构相关的储备保证金义务，这将对资源认证和 NIPSCO 的季节性负载义务产生重大影响 • 为遵守环境保护署 (EPA) 的温室气体排放法规做好准备（GHG）规则，并根据未来潜在的技术发展，为 NIPSCO 实现净零排放目标的几种潜在途径提供了灵活性
为人工智能和数据中心基础设施提供动力......
数据中心的电力需求正在迅速增长。300-1000MW 或更大的超大规模设施的连接请求以及 1-3 年的交付周期正在扩大当地电网以这种速度输送和供应电力的能力。目前和中期（2030 年以后）的一个重要因素是人工智能应用的电力需求不断扩大。硬件和软件的进步使得大型语言模型 (LLM) 的开发成为可能，这些模型现在在各种有价值的任务上都接近人类的能力。随着这些模型变得越来越大，人们也担心随着人工智能工具越来越深入地融入社会，未来部署 LLM 所需的能源将大幅增加。凭借能源部在能源效率、清洁能源部署、创新电网技术以及与人工智能相关的能源消耗和研究方面的领导地位，该部门可以在帮助国家满足这些新的战略能源需求方面发挥核心作用。SEAB 人工智能和数据中心基础设施供电工作组已经研究了可靠且经济地支持这些不断增长的电力需求的方案，而不会损害现有客户，同时限制温室气体排放的影响。调查沿着三个紧密协调的轨道进行：
用于错误检测和...的先进 VLSI 技术
本研究介绍了一种新型的超大规模集成 (VLSI) 系统中的错误检测和纠正方法，专门针对太空应用。本研究的核心是开发和实施一种复杂的二维纠错码，旨在显著提高外层空间恶劣条件下的内存可靠性。传统的纠错方法虽然在一定程度上有效，但无法解决突发错误这种复杂的现象——由于单一破坏性事件（如宇宙辐射）而同时在多个位中发生的错误。所提出的纠错方案创新地采用了扩展的 XOR 运算，覆盖了更大的数据块，从而为检测和纠正突发错误提供了更全面的解决方案。此外，循环冗余校验 (CRC) 技术的集成进一步增强了系统的错误检测和纠正能力。通过与现有方法的详细比较，我们的研究表明，所提出的二维代码不仅解决了当前纠错技术的局限性，而且还有助于提高太空工程中内存系统的可靠性。该方法的实施有望在突发错误普遍存在的环境中提供更好的性能，标志着空间系统设计和可靠性领域向前迈出的重要一步。
波束空间复用：实践、理论和
摘要 —本文提出了一个新术语——波束空间复用，来替代3GPP版本中针对4G TD-LTE的多层波束成形。我们从工程和理论的角度对波束空间复用进行了系统的概述。首先，我们阐明了波束空间复用的基本理论。具体而言，我们从理论分析、信道状态信息获取和工程实施约束方面与天线空间复用进行了全面的比较。然后，我们分别从多层波束成形和大规模波束成形的角度总结了4G TD-LTE和5G新无线电（NR）中波束空间复用的关键技术和3GPP标准化。我们还提供了波束空间复用方案的系统级性能评估和来自当前商用TD-LTE网络和5G现场试验的现场结果。 4G TD-LTE 和 5G 蜂窝网络的实际部署证明了波束空间复用在实现复杂性和实际部署场景的限制内的优越性。最后，讨论了 6G 及以后波束空间复用的未来趋势，包括用于超大规模 MIMO (XL-MIMO) 的大规模波束成形、低地球轨道 (LEO) 卫星通信、数据驱动的智能大规模波束成形以及多目标空间信号处理，即联合通信和感知、定位等。
增强型电缆解决方案和服务...
作为先进电缆和连接解决方案领域的全球领导者，耐克森通过广泛的一流产品和创新服务为人们带来能源。120 多年来，创新一直是公司的标志，使耐克森能够与客户共同创造更安全、更智能、更高效的未来。如今，耐克森集团致力于促进能源转型并支持数据的指数级增长，通过四个主要业务领域为客户提供支持：建筑和领土（包括公用事业、智能电网、电动汽车）、高压和项目（涵盖海上风电场、海底互连、陆地高压）、电信和数据（涵盖数据传输、电信网络、超大规模数据中心、局域网）以及行业和解决方案（包括可再生能源、交通、石油和天然气、自动化等）。该集团致力于开发符合道德、可持续和高质量的电缆，这促使其积极参与多个领先的行业协会，包括欧洲电缆协会、美国国家电气制造商协会 (NEMA)、国际电缆制造商联合会 (ICF) 或 CIGRE 等。耐克森拥有超过 26,000 名员工，工业足迹遍布 34 个国家，商业活动遍布全球。2017 年，该集团的销售额达到 64 亿欧元。更多信息请访问：www.nexans.com
AI/ML/DL 算法及其在 VLSI 设计技术中的应用
3 助理教授，ECE 系，DSCE，班加罗尔，卡纳塔克邦 4 M.Tech。项目指导，教授兼系主任，ECE 系，DSCE，班加罗尔，卡纳塔克邦 摘要 本文简要回顾了可用于 VLSI 设计技术的 AI/ML 算法和应用。由于分析和开发可能减少由扩大工艺变异性带来的设计复杂性并缩短芯片制造周转时间的技术显然将成为纳米领域集成电路 (IC) 行业的一个问题。用于这些活动的传统方法大多是手动的，这需要时间和资源。相反，由于人工智能 (AI) 独特的学习策略，超大规模集成 (VLSI) 设计和测试可以利用各种新的自动化方法。利用自动学习算法，AI 和机器学习 (ML) 算法减少了理解和处理不同抽象级别内和跨不同抽象级别数据所需的时间和精力，从而提高了 IC 产量并加快了生产周转时间。本文研究了以前用于 VLSI 设计和生产的自动化 AI/ML 方法。本文介绍的工作是 PG (M.Tech) 学生的技术研讨会报告，这是 PG 课程第二学期每个学生必须就任何主题进行的研讨会的一部分。关键词：VLSI、设计、CMOS、芯片、晶体管 1.简介在微电子领域，CMOS 技术长期占据主导地位。在单个芯片上，制造的晶体管数量急剧增加。由于晶体管经过多代技术不断缩小尺寸，这些设备的密度和性能得到了提高，这极大地促进了微电子产业的发展。现代超大规模集成 (VLSI) 技术使得在单个芯片上实现复杂的数字系统成为可能。随着晶体管尺寸变小，半导体制造工艺的复杂性增加。随着我们越来越接近原子尺寸，简单的缩放不可避免地会走到尽头。即使这些器件很小，其性能的几个方面也会随着时间的推移而下降，例如泄漏增加、增益降低以及对制造工艺波动的敏感性增加。制造差异的急剧增加严重影响了电路的功能，导致相同尺寸的晶体管性能不一致。这会影响电路的传播延迟，其表现为随机变量，使时序收敛程序更加困难，并大大降低芯片产量。设计流程中需要采用未来技术节点的经济实惠的设计和先进的设计技术进行更精细的优化，以保持 VLSI 系统的性能趋势，以应对工艺变化增加带来的日益严峻的挑战，设计复杂性和芯片集成度。电子设计自动化 (EDA) 工具在克服设计复杂性方面的有效性
可重构大规模神经形态系统的分层网络连接和分区
我们提出了一种高效且可扩展的分区方法，用于将具有局部密集和全局稀疏连接的大规模神经网络模型映射到可重构的神经形态硬件上。计算效率的可扩展性，即实际计算所花费的时间，在超大型网络中仍然是一个巨大的挑战。大多数分区算法还难以解决网络工作负载的可扩展性问题，即寻找全局最优分区并有效地映射到硬件上。由于通信被视为此类分布式处理中最耗能和最耗时的部分，因此分区框架针对计算平衡、内存高效的并行处理进行了优化，目标是低延迟执行和密集的突触存储，并尽量减少跨各个计算核心的路由。我们展示了高度可扩展且高效的分区，用于连接感知和分层地址事件路由资源优化的映射，与随机平衡分配相比，递归地显着减少了总通信量。我们展示了我们在具有不同稀疏度和扇出度的合成网络、小世界网络、前馈网络和果蝇大脑半脑连接组重建方面的成果。我们的方法和实际结果的结合表明，这是一条有希望扩展到超大规模网络和可扩展硬件感知分区的途径。