机构名称：
¥ 2.0
一种基于低功耗改进型 PPN SRAM 单元的存储器阵列的新型设计及其对高速缓存存储器的分析评论 Gavaskar K、Surendar N、Thrisali S、Vishal M 电子与通信工程系 Kongu 工程学院 Perundurai，Erode – 638060，泰米尔纳德邦，印度。邮件 ID：gavas.20@gmail.com 摘要 – 高速缓存存储器是存储重复数据和执行操作的指令所必需的存储空间。现代处理器的速度已经显著提高，但存储器增强主要集中于在更小的空间中存储更多数据并减少延迟的能力。本文提出的基于 PNN 反相器的 10 T SRAM 单元电路由 2 个交叉耦合的 PNN 反相器（1 个 PMOS 和 2 个 NMOS 晶体管）、单端独立读取电路（2 个 NMOS 晶体管）和 2 个存取晶体管（2 个 NMOS）组成。将不同的漏电流控制技术（如 LECTOR 和 KLECTOR）应用于 10T PPN 和 10T PNN SRAM 单元以提高其保持性能，并比较其结果。8X8 存储器阵列由存储器单元、行和列解码器、预充电电路、感测放大器和写入驱动器电路组成。测量了读取、写入和保持操作的各种参数（如延迟、动态功率、功率延迟积、漏功率和静态噪声裕度），并与其他 SRAM 单元进行了比较。CADENCE Virtuoso Tool 用于设计 90 nm 技术中的各种电路。模拟结果表明，与其他单元相比，所提出的 SRAM 单元具有更好的性能，因此它可用于创建阵列结构。与其他阵列结构相比，基于 8X8 10T PNN SRAM 单元的阵列具有更低的功率和更少的延迟。
一种新型低功耗改进型 PPN SRAM 单元设计...
主要关键词
相关文件推荐
