XiaoMi-AI文件搜索系统
World File Search System分频
基于移动应用的临床决策支持系统的开发和可用性测试：随机分频试验
背景：混淆评估方法定义的三分钟诊断访谈（3D-CAM）是一种专门开发的仪器，用于评估一般病房的ir妄，具有较高的敏感性和特异性。然而，床旁护士在常规实践中使用3D-CAM的可用性相对较差，在评估过程中有多个人为错误。目的：本研究旨在根据3D-CAM开发基于移动应用的ir妄评估工具，并通过床头护士评估其在老年患者中的可用性。方法：开发了基于3D-CAM（3D-DST）的决策支持的ir妄评估工具，以解决3D-CAM的现有问题并优化评估过程。在随机跨界设计后，使用问卷调查来评估床头护士在老年人中3D-DST的可用性。同时，记录了3D-DST和3D-CAM纸张版本的性能，包括评估完成率，完成评估所需的时间以及评估过程中护士在评估过程中犯的人类错误的数量，并将其差异进行了比较。结果：3D-DST包括3个评估模块，9个评估接口和16个结果接口，并带有内置提醒，以指导护士完成ir妄评估。在可用性测试中，由72名带有3D-CAM纸张版本和3D-DST的床头护士对148名老年人进行了432次ir妄评估（216对）。与3D-CAM纸张版本相比，使用3D-DST（4.35 vs 3.40; P <.001）时，平均可用性得分明显更高。使用3D-CAM纸版本和3D-DST对护士的令人满意的评估问卷的6个域的中位数分别高于2.83和4.33点（P <.001）。使用3D-DST时，完成评估的平均时间减少了2.1分钟（4.4 vs 2.3分钟； P <.001）。结论：这项研究表明，3D-DST显着提高了ir妄评估的效率，并且被床头护士认为高度可接受。
整数 N RF 合成器和分频器
在 RF 通信系统中，振荡器是提供发射器和接收器之间同步的基本组件。RF 收发器中使用的振荡器通常嵌入“合成器”环境中，以精确定义其输出频率。几十年来，合成器设计一直是一项艰巨的任务，导致了数百种 RF 合成技术的出现。基于 PLL（锁相环）的合成器通常通过闭环控制提供更好的稳定性。PLL 概念通过额外的杂散减少技术提高了合成器电路的性能。在反馈环路中使用“分频器”为合成器提供了频率选择性。在 RF IC 领域，合成器分为两大类，即“整数 N”合成器和“小数 N”合成器。本文介绍了使用 LTspice 软件中的分频器设计整数 N 合成器。
适用于汽车雷达传感器的 28 nm FD-SOI CMOS 技术的 40 GHz VCO 和分频器
摘要：本文介绍了一种 40 GHz 压控振荡器 (VCO) 和分频器链，采用意法半导体 28 nm 超薄体盒 (UTBB) 全耗尽绝缘体上硅 (FD-SOI) 互补金属氧化物半导体 (CMOS) 工艺制造，具有八层金属后道工艺 (BEOL) 选项。VCO 架构基于带有 p 型金属氧化物半导体 (PMOS) 交叉耦合晶体管的 LC 谐振腔。VCO 通过利用可通过单个控制位选择的两个连续频率调谐带，展现出 3.5 GHz 的调谐范围 (TR)。在 38 GHz 载波频率下测得的相位噪声 (PN) 分别为 - 94.3 和 - 118 dBc/Hz（频率偏移为 1 和 10 MHz）。高频分频器（频率从 40 GHz 到 5 GHz）采用三个静态 CMOS 电流模式逻辑 (CML) 主从 D 型触发器级制成。整个分频器因子为 2048。低频分频器采用工作频率为 5 GHz 的 CMOS 触发器架构。VCO 核心和分频器链的功耗分别为 18 和 27.8 mW（电源电压为 1.8 和 1 V）。使用热室在三个结温（即 − 40、25 和 125 ◦ C）下验证了电路的功能和性能。
使用遗传算法找到运动脑电图信号的区分频率
脑部计算机界面的关键部分是脑电图（EEG）运动任务的分类。诸如眼睛和肌肉运动之类的工件损坏了脑电图信号并降低分类性能。许多研究试图从EEG信号中提取不是冗余和歧视性特征。因此，本研究提出了一种信号预处理和用于脑电图分类的特征提取方法。它包括使用离散的傅立叶变换（DFT）作为特定频率的理想滤波器来删除伪像。它还将脑电图通道与强调脑电图信号的有效通道交叉相交。然后，计算出跨相关的结果，以提取使用支持向量机（SVM）对左右指的运动进行分类的特征。应用遗传算法以找到两个EEG类信号的DFT的区分频率。通过13受试者的手指运动分类确定了所提出的方法的性能，实验表明平均准确性高于93％。
信一种采用 InP DHBT 工艺的高带宽利用率 ECL 静态分频器
高速宽带分频器广泛应用于正交信号产生[1, 2]、时间交织THA和ADC系统[3, 4, 5]以及其他高速通信领域[6]。目前，已有多种基于不同拓扑和工艺的分频器被报道。特别地，InP DHBT在相同尺寸的器件下具有更高的击穿电压和更好的频率性能[7, 8]，这意味着InP DHBT是高速分频器电路的更好选择。但是，电路的工作频率范围不能超过与器件工艺有关的截止频率ft的几分之一[9]，这限制了电流型逻辑 (CML) 分频器的工作频率[9, 10]。为了提高分频器电路的高频性能，应努力提高相同ft 的器件的工作频率的利用率。已经发表了许多增强技术来扩展分频器的工作频率范围，例如电感峰值[9, 11, 12, 13]，分流电阻负载[14, 15, 16]，非对称锁存器[17]，动态分频器[18, 19, 20, 21, 22]和双射极跟随器[23, 24]。然而，在电路设计中最大限度地利用器件ft的报道很少。本信
CD4017BC • CD4022BC 十进制计数器/除法器，带 10 个解码输出 • 8 分频计数器/除法器，带 8 个解码输出
CD4017BC 和 CD4022BC 的配置允许中速操作并确保无风险计数序列。10/8 解码输出通常处于逻辑“0”状态，仅在其各自的时隙进入逻辑“1”状态。每个解码输出保持高电平 1 个完整时钟周期。进位输出信号每 10/8 个时钟输入周期完成一个完整周期，并用作任何后续阶段的纹波进位信号。