XiaoMi-AI文件搜索系统
World File Search System或门
使用复发神经网络的光子晶体独家或门的设计
1伊斯兰阿扎德大学克尔曼沙分公司电气工程系，伊朗6718997551； pouyakarami2000@gmail.com（p.k.）; s_roshany@yahoo.com（S.R.）; fparandin@yahoo.com（f.p。）2传播和计算机工程系，西汉大学 - 欧比尔，埃尔比尔44001，伊拉克； salah.ismaeel@koyauniversity.org 3 3软件工程系，伊拉克科亚大学科亚大学工程学院，伊拉克45号，第4次，伊拉克4电气和计算机工程系，工程与信息技术学院，阿吉曼大学，阿伊曼大学346，阿拉伯联合酋长国，阿伊曼大学； m.akmal@ajman.ac.ae（M.A.C.）; m.assaad@ajman.ac.ae（M.A。）5萨塔姆·本·阿卜杜勒齐兹（Sattam bin Abdulaziz University）的工程学院电气工程系，沙特阿拉伯Al-Kharj 11492； fhazza1@lsu.edu *通信：s.roshani@aut.ac.ir
利用对称布尔函数格实现异或/同或门的方法
目前 CMOS 的行业标准 XOR 和 XNOR 门分别由 12 个和 10 个晶体管组成。由于 XOR/XNOR 在许多功能模块中被广泛使用，因此可以降低晶体管数量以产生低功耗电路。作为一种解决方案，提出了一种利用对称布尔函数的特殊性质实现低晶体管数量 XOR/XNOR 门的方法。此特性表明，使用特殊的晶格结构电路可以用更少的晶体管实现此类功能的电路。对原始晶格结构进行了修改，以符合当前 CMOS 技术要求。最终电路需要八个晶体管用于 XOR/XNOR，并在上推和下拉网络中混合使用 NMOS 和 PMOS。模拟表明，XOR/XNOR 的预期逻辑功能已实现。然而，实际电压摆幅的读数表明，当 NMOS 和 PMOS 分别作为下拉或上推网络时，输出要么高于地 0.3 V，要么低于 VDD。如果只有 NMOS 处于上推状态或只有 PMOS 处于下拉状态，则可观察到 0.4 V 的更大电压损失。作为一项初步工作，功能逻辑级别的实现保证了未来开展更多工作以改善输出电压摆幅的损失。