量子计算电路的开发受到量子算法激增的推动,这些算法有望比经典算法实现超多项式因子的加速。所开发的量子算法有可能影响数论、加密、科学计算等领域 [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16]。量子算法的设计仍然是一个活跃的研究领域,新算法不断出现在文献中(有关量子算法的代表性列表,请参阅 [17])。为了实现这些提议的量子算法的潜在性能提升,必须在量子硬件上实现它们。IBM 或 Honeywell 等实体开发的量子计算机就是可用于实现量子算法的量子硬件平台的一个例子 [18] [19] [20] [21] [22]。为了在这些硬件平台上实现量子算法,我们需要由量子电路组成的量子数据通路系统。在本文中,我们将介绍量子电路的设计和资源成本评估。这些量子电路由量子门网络组成。IBM 和 Honeywell 等实体开发的量子机支持基于门的量子计算。基于门的量子电路设计可用于容错量子计算和量子电路设计自动化 [23] [24] [25] [26] [27] [28] [16] [29]。每个量子门代表一个量子力学操作。因此,使用量子电路的设计者必须应对新的特性和挑战。例如,量子电路是一对一的,所有信息都被保留。用于实现量子算法的量子电路设计引起了研究人员的关注。已经提出了用于基本功能(例如基本算术功能(例如加法或除法))的电路,例如 [30] [31] [32] [33] [34] [35] [36] [37]。这些基本电路被用作更复杂的数据通路系统的构建块,例如用于科学计算、图像处理或机器学习的高级数学函数 [38] [39] [40] [12] [41] [42] [43]。