XiaoMi-AI文件搜索系统
World File Search System模拟电路
切碎折叠共源共栅体驱动 OTA
本文使用的核心 OTA 是体驱动 OTA [4]，其中与模拟电路有关的一个重要因素是，未来标准 CMOS 技术的阈值电压预计不会比目前的阈值电压低很多。为了克服阈值电压，人们使用了体驱动 MOSFET，众所周知，阱源结上的反向偏置会导致阈值电压增加 [5]，[6]。同样，此结上的正向偏置会导致阈值电压降低。
0.18GHz运算跨导放大器的设计……
摘要 - 本文介绍了运算跨导放大器 (OTA) 的设计概念。该 OTA 的设计和仿真采用 0.18μm CMOS 工艺。该 OTA 的偏置电压为 1.8，电源电压为 1.8 V。该 OTA 的设计和仿真是使用 CADENCE Spectere 环境和 UMC 0.18μm 技术文件完成的。该 OTA 的仿真结果表明，开环增益约为 71 dB，GBW 为 37 KHz。该 OTA 的 CMRR 为 90 dB，PSRR 为 85 dB。该 OTA 的功耗为 10 mW，斜率为 2.344 V/µsec。关键词 - OTA、Cadence、CMRR、PSRR、功耗、CMOS IC 设计。1. 简介由于 VLSI 技术的最新发展，晶体管的尺寸减小，电源也减小了。 OTA 是大多数具有线性输入输出特性的模拟电路的基本构建块。OTA 广泛应用于神经网络、仪表放大器、ADC 和滤波器电路等模拟电路中。运算跨导放大器 (OTA) 与传统运算放大器基本相似，两者都具有差分输入。OTA 与传统运算放大器之间的基本区别在于，OTA 的输出为电流形式，而传统运算放大器的输出为电压形式。
通过浅神经网络级联的模拟RF电路尺寸
摘要 - 提出了用于模拟电路组件自动尺寸的深神经网络体系结构，重点是2至5 GHz区域的射频（RF）应用。它解决了通常少数网络培训示例的挑战和多种解决方案的存在，其中该型解决方案是集成电路实现的不切实际值。，由于一系列专用的浅神经网络（SNN），我们通过一次将学习限制到一个组件大小来解决这些问题，在该级联限制了下一个网络的预测。此外，SNN是通过遗传算法单独调整预测顺序和准确性的。在每个步骤中的解决方案空间的缩小允许使用小型训练集，以及SNNS处理组件相互依赖的限制。该方法在三种不同类型的RF微电路上成功验证：低噪声放大器（LNA），电压控制的振荡器（VCO）和混合器，使用180 nm和130 nm CMOS实现。所有预测均在成分和性能水平的真实值的5％之内，所有响应均在4至47分钟后在不到5 s的情况下获得。在常规PC站进行培训。获得的结果表明，所提出的方法快速且适用于任意模拟电路拓扑，而无需为每组新的所需电路性能重新训练开发的神经网络。
通过 ACM 模型实现低功耗 CMOS 差分放大器
摘要 — 统计技术经常用于预测电子系统的性能。工艺变化考虑了制造时材料参数的不确定性，会对模拟集成电路的产量产生不利影响。对由于制造参数变化而导致的模拟电路关键输出参数变化进行统计分析，以预测产量，是模拟芯片制造中必不可少的步骤。在这项工作中，我们使用严格的统计方法来检查典型模拟电路的性能。我们设计了一个 65 nm 技术的两级 CMOS 差分放大器配置，使用 ACM 模型参数来检查工艺变化下的产量。我们采用三种不同的蒙特卡罗模型（均匀、高斯、最坏情况）来检查设计的 CMOS 差分放大器关键性能参数的统计变化。据报道，在典型工艺参数变化 10% 的情况下，关键差分放大器参数、最大增益、增益裕度和相位裕度都会发生变化。在最坏情况分布的情况下，变化最大，而在高斯分布的情况下，变化最小。结果表明，工艺变异对设计的CMOS差分放大器的成品率有显著影响。在高斯分布的情况下，增益裕度（dB）、相位裕度（度）和最大增益（dB）的标准差分别为11、25和24。
第 2 部分：系统电源管理和便携式电源
您还应尝试使用尽可能少的电压来设计系统；即不要生成系统中未使用的中间总线电压。此规则有一个重要的例外，即最好使用 LDO 来生成低噪声电源电压，例如为混合信号设备供电，例如 ADC、PLL 或其他噪声敏感模拟电路。在这种情况下，使用降压转换器（在某些情况下是升压转换器）作为 LDO 的预调节器可能是明智的。降压或升压转换器的输出略高于 LDO 输出电压加上 LDO 压差电压。这可以最大限度地减少 LDO 中的功耗。
人工智能和机器学习操作杀虫剂
我们项目选择的方法是首先研究研究论文，并对项目的需求、范围和历史进行彻底的背景验证。首先开发一个概念设计，描述物理结构和外观以及我们模型的机制和工作原理。分析了各种负载条件下的结构设计。首先确定、完成、编程和测试控制 AI 模型以查找错误。然后通过提供样本照片和数据集进一步训练模型，以促进神经网络的正确开发，然后使用 Proteus 8 专业软件设计和模拟电路，并根据我们的项目符合的设计规范选择材料。
Saroj Rout，博士 - 硅谷科技学院
他是波士顿微技术公司的联合创始人兼副总裁，该公司是一家由美国国家科学基金会 (NSF) 资助的大波士顿地区半导体初创公司，成立于 2014 年。 他是美国国家科学基金会 (NSF) 资助的小企业创新研究 (SBIR) 第一阶段的首席研究员。 1998 年至 2000 年，他在美国爱荷华州立大学担任研究助理，从事低压 CMOS 模拟电路设计工作。 2007 年至 2016 年，他在美国塔夫茨大学从事有源超材料研究。
高级模拟IC设计
•类似于数字转换 / pelgrom•通信系统的RF模拟障碍模型模拟：应用于OFDM的基于DM的收发器 / SMAINI•用于数字校准的方法，用于模拟电路和Systems / kayal•全数字频率频率•在深层cmos / stassibor cmos / stassizer cmos / stassize intural cmos / satasski / satasski•sansigs / sansigs•sansigs•sansy•sansys kay sanse• •基于电荷的MOS晶体管建模：低功率和RF IC设计 / ENZ的EKV模型•了解Delta-Sigma数据转换器 / PAVAN•了解Delta-Sigma数据转换器 / Schreier < / div>
海马 CA1 的神经模拟实现用于产生 θ 波
神经工程领域的最新进展使得神经假体得以开发，这有助于神经系统疾病患者的功能恢复。在这项研究中，我们提出了一个实时神经形态系统来人工重现海马体 CA1 区域不同神经元群的 θ 波和放电模式。海马 θ 振荡（4-12 Hz）是一种重要的电生理节律，有助于导航、记忆和新颖性检测等各种认知功能。提出的 CA1 神经模拟电路包括现场可编程门阵列 (FPGA) 上的 100 个线性化的 Pinsky-Rinzel 神经元和 668 个兴奋性和抑制性突触。实施的 CA1 脉冲神经网络包括产生 θ 节律的主要神经元群：兴奋性锥体细胞、PV+ 篮状细胞和抑制性中间神经元 Oriens Lacunosum-Moleculare (OLM) 细胞。此外，还使用突发漏积分和放电 (LIF) 神经元模型在 FPGA 上实现了通过穿通通路从内嗅皮层到 CA1 区域、通过 Schaffer 侧支到 CA3 区域以及通过穹窿海马伞到内侧隔膜到 CA1 区域的主要输入。硬件实现的结果表明，所提出的 CA1 神经模拟电路成功重建了 theta 振荡，并在功能上说明了不同神经元群体放电反应之间的相位关系。还评估了内侧隔膜消除对 CA1 神经元群体放电模式和 theta 波特征的影响。该神经形态系统可被视为一个潜在平台，为未来神经假体应用开辟了机会。© 2021 作者。由 Elsevier Ltd. 出版。这是一篇根据 CC BY-NC-ND 许可协议 ( http://creativecommons.org/licenses/by-nc-nd/4.0/ ) 开放获取的文章。