硬错误

耐受的说明的设计在RISC-V Core中针对软错误和硬错误

由辐射引起的电子设备中的故障是过去几十年中最具挑战性的IS之一。如今，辐射效应不仅在太空环境中至关重要，而且在海平面上也至关重要，因为晶体管降尺度会影响综合电路的特征。 在敌对的环境中运行时，固态设备和集成电路可能会直接击中，电子，电子，质子，中子，重离子或α颗粒，从而导致其电性能改变。 这会使这些设备的可靠性和完整性处于危险之中，如果在安全关键应用中发生，也会导致灾难性后果。 国际标准IEC 61508设定了与安全相关系统必须满足的要求，以便根据其可靠性级别进行分类和认证。 对于涉及硬件设计的原因，可以通过将冗余概念应用于系统中的所有组件来进行缓解效果。 是通用硬件设备的处理器，在许多应用程序中都非常常见，有时在敌对的环境中运行。 这就是为什么可以将它们视为需要容忍的真正关键组件的原因。 在本论文项目中，介绍了指令解码的可容忍设计（ID）阶段的CV23E40P核心（这是RISC-V核心，实现RV32IMC仪器集）。 本论文中开发的工作包含在一个更广泛的项目中，该项目旨在使整个CV32E40P核心容错耐受。如今，辐射效应不仅在太空环境中至关重要，而且在海平面上也至关重要，因为晶体管降尺度会影响综合电路的特征。在敌对的环境中运行时，固态设备和集成电路可能会直接击中，电子，电子，质子，中子，重离子或α颗粒，从而导致其电性能改变。这会使这些设备的可靠性和完整性处于危险之中，如果在安全关键应用中发生，也会导致灾难性后果。国际标准IEC 61508设定了与安全相关系统必须满足的要求，以便根据其可靠性级别进行分类和认证。对于涉及硬件设计的原因，可以通过将冗余概念应用于系统中的所有组件来进行缓解效果。是通用硬件设备的处理器，在许多应用程序中都非常常见，有时在敌对的环境中运行。这就是为什么可以将它们视为需要容忍的真正关键组件的原因。在本论文项目中，介绍了指令解码的可容忍设计（ID）阶段的CV23E40P核心（这是RISC-V核心，实现RV32IMC仪器集）。本论文中开发的工作包含在一个更广泛的项目中，该项目旨在使整个CV32E40P核心容错耐受。提出的de符号使用误差校正代码（ECC）和N模块冗余（NMR）技术，这些技术可确保对单个事件效应（SEE）的容错容忍（SEE）对舞台中包含的所有组件。特别是，从硬件优化的角度来看，HSIAO代码是最适合的ECC之一。因此，它在设计中使用单个误差校正和双重错误检测（SECDED）功能。就NMR技术而言，出于论文的目的，一式三份（TMR）是硬件开销和错误公差水平之间的最佳权衡。实际上，TMR使用最小冗余水平来检测和纠正单个eRor，而无需暂停程序执行。然而，在最新的情况下，一些RISC-V内核已经使用这些技术来减轻瞬态错误。本文工作的创新方面是针对永久错误的特定部分解决方案的设计，除了针对瞬态的传统技术。特别是，从辐射角度来看，ID阶段中最关键的组件是寄存器文件，是最扩展的 -