XiaoMi-AI文件搜索系统
World File Search System自对准
BGA 和 ... 的板级可靠性比较
摘要 本研究比较了安装在具有 LGA 封装的主板上的 BGA 和 LGA 封装的板级可靠性。评估了 SMT 产量、跌落测试性能和热循环性能。还使用了有限元分析与测量的可靠性测试进行比较。BGA 和 LGA 器件均能很好地自对准，没有开路、短路或不一致的焊点。封装偏离焊盘的距离不得超过 0.200 毫米，焊膏误印必须限制在 0.050 毫米以内。在高达 3042 个温度循环中，焊点没有确认故障。模拟预测 LGA 封装的疲劳寿命应比 BGA 封装长 1.5 倍，因为其周边 I/O 焊盘更大，并且模块内部有额外的接地焊盘。在高达 400 次的跌落测试中没有出现故障。总体而言，这两个模块都表现出了出色的板级可靠性，远远超出了典型的消费产品要求。
一种新型铜微孔辅助键合方法...
摘要 — 这项工作提出了一种新方法，将微/纳米级多孔铜反蛋白石 (CIO) 融入 Sn 基焊料微凸块中，与低温 CMOS 后端 (BEOL) 工艺兼容。微孔结构可使临界孔径小至 5 μm 甚至小至 200 nm（基于凸块尺寸）。这种多孔辅助键合技术具有巨大潜力，可提高细间距 Cu/Sn 键合界面的热导率和机械可靠性。在这项工作中，我们已成功制造并展示了直径为 100 μm 的 Cu 凸块上孔径为 3 μm 的基于 CIO 的微孔结构，实现了 3 μm - 5 μm 的目标厚度，这通过聚焦离子束显微镜 (FIB) 分析得到证实。Cu-CIO 和 Sn 焊料键合界面的微观结构和元素映射表明，熔融焊料可以渗透这些铜 CIO 微孔结构。这样，微凸块就可以通过毛细力进行自对准，形成坚固的机械相互扩散键。此外，采用简化的有限元法 (FEM) 表明，基于 CIO 的微/纳米多孔铜基质结构有可能将 Cu/Sn 键合层的等效热导率提高 2-3 倍。
量子点自发光子喷射写入
量子点 (QDs) 能够产生非经典光态，是实现量子信息技术的非常有希望的候选者。然而，这些技术所要求的高光子收集效率可能无法达到嵌入在高折射率介质中的“独立”半导体 QD。本文介绍了一种新颖的激光写入技术，能够直接制造与电介质微球自对准的 QD（精度为 ± 30 纳米）。当使用 0.7 数值孔径的物镜时，微球的存在可使 QD 发光收集增强 7.3±0.7 倍。该技术利用激光破坏 GaAs 1-xNx:H 中 N-H 键的可能性，获得低带隙材料 GaAs 1-xNx。微球沉积在 GaAs 1 − x N x :H/GaAs 量子阱的顶部，用于产生光子纳米喷射，该光子纳米喷射可精确去除微球下方的氢，从而在距样品表面预定距离处创建 GaAs 1 − x N x QD。二阶自相关测量证实了使用此技术获得的 QD 发射单光子的能力。
异质结双极晶体管 pdf
自 1950 年代以来，研究人员一直在研究晶体管的特性和行为，特别关注宽禁带发射极。发表在各种会议和期刊上的论文探讨了异质结构双极晶体管 (HBT)、集成电路和 Si/SiGe 外延基晶体管等主题。研究还检查了温度对晶体管性能的影响，包括在高达 300°C 的温度下的直流和交流性能。研究人员调查了各种材料系统，包括应变层异质结构及其在 MODFET、HBT 和激光器中的应用。研究了 SiGe HBT 中寄生能垒的行为，以及热电子注入对高频特性的影响。其他研究集中于渐变层和隧穿对 AlGaAs/GaAs 异质结双极晶体管性能的影响。已经开发出突变半导体-半导体异质结处隧道电流的解析表达式，并提出了异质结界面处热电子发射电流的新物理公式。本文讨论了有关异质结双极晶体管 (HBT) 的各种研究论文，这种半导体器件兼具双极晶体管和场效应晶体管的优点。这些论文涵盖的主题包括热电子发射、电荷控制模型、器件建模以及基极分级、合金化和应变对 HBT 性能的影响。研究探索了不同材料的使用，包括 GaAs/AlGaAs、InP、Si-Ge 合金和应变层异质结构。这些论文讨论了了解这些材料的电子特性（例如有效质量、带隙和价带不连续性）的重要性。文章还涉及 HBT 中的非平衡电子传输，这对高频性能至关重要。研究人员研究了各种生长技术，包括分子束外延 (MBE) 和化学气相沉积 (CVD)，以创建高质量的 HBT 器件。研究论文中的一些主要发现和结论包括：* 了解异质结材料电子特性的重要性* 应变对 HBT 性能和器件特性的影响* 需要先进的生长技术，如 MBE 和 CVD，以创建高质量的 HBT 器件* Si-Ge 合金和应变层异质结构在提高 HBT 性能方面的潜力总体而言，本文中介绍的论文展示了正在进行的研究工作，旨在提高异质结双极晶体管的性能和特性。本文讨论了有关硅锗 (Si/Si1-x Gex) 异质结构的各种研究和研究论文，重点介绍了它们的特性及其在微电子器件中的应用。一项研究使用导纳谱分析了由 Si/Si1-x Gex 异质结构制成的 MOS 电容器。另一篇论文研究了在硅衬底上生长的无应变和相干应变 Si1- x Gex 的电子漂移迁移率。文章还讨论了用于高频应用的碳掺杂 SiGe 异质结双极晶体管 (HBT) 的开发，以及针对低温操作的 HBT 技术的优化。此外，研究人员还探索了应变和重掺杂对 Si/Si1-x Gex 合金间接带隙的影响。论文还涉及各种主题，例如外延 Si 和 SiGe 基双极技术的设计和优化、UHV/CVD SiGe HBT 中集电极-基极结陷阱的影响以及 Ge 分级对 SiGe HBT 偏置和温度特性的影响。总体而言，研究重点是了解 Si/Si1-x Gex 异质结构在微电子器件（包括 HBT 和其他半导体技术）中的特性和应用。本文讨论了 SiGe 基双极晶体管和 III-V 异质结双极晶体管 (HBT) 研究的进展。目标是优化这些器件以用于高性能电子应用，包括高速数字集成电路、模拟电路、微波集成电路和 RF 器件。1993 年至 2002 年期间发表的研究文章探讨了 SiGe HBT 的各个方面，例如针对高电流密度的优化、屏障效应、渡越时间建模和紧凑的电流-电压关系。这些研究旨在提高这些器件的性能和效率。另一个研究领域侧重于 III-V HBT，包括基于 GaAs 的 HBT、AlGaN/GaN HBT 和 GaN HBT。目标是开发用于微波应用的新技术并克服建模和模拟这些器件的挑战。这些研究还调查了不同生长技术的使用，例如金属有机化学气相沉积 (MOCVD)，并探索 AlGaN/GaN HBT 选择性区域生长的潜力。总体而言，该研究旨在突破 SiGe 基双极晶体管和 III-V HBT 的可能性界限，从而开发出适用于广泛应用的高性能电子设备。过去几十年来，异质结双极晶体管 (HBT) 的研究得到了广泛的开展。各种研究都探索了它们的潜在应用、优势和局限性。在 2001 年发表在 IEEE Transactions on Electron Devices 上的一篇文章中，研究人员讨论了 HBT 在高频应用中的能力。同一出版物还介绍了 Shigematsu 等人在 1995 年的另一项研究，该研究提出了一种具有改进特性的自对准 InP/InGaAs HBT 的新设计。此外，Low 等人在 1999 年发表的一篇文章。固态电子学杂志探讨了 InGaP HBT 技术在射频和微波仪器中的应用。研究人员强调了它的潜在优势，包括与硅双极晶体管相比更快的开关速度。一些研究也集中于 HBT 的设计和制造。Gao 等人在 1992 年发表在 IEEE 电子器件学报上的一篇文章介绍了一种用于功率应用的异质结双极晶体管设计。在同一期刊上发表的另一项研究中，Gao 等人 (1991) 研究了发射极镇流电阻设计和 AlGaAs/GaAs 功率 HBT 的电流处理能力。微波多指 HBT 中的崩塌现象也得到了广泛的研究。Liu 等人 (1993 年和 1994 年) 在 IEEE 电子器件学报上发表的研究检查了高功率密度对这些器件中电流增益崩塌的影响。此外，Chou 和 Ferro 在 1997 年的会议论文集中概述了异质结双极晶体管，重点介绍了它们的应用和优势。研究人员探索了用于红外光子探测的先进半导体器件概念和技术，旨在提高 III-V 器件的性能。研究人员还致力于通过引入碳掺杂基极来提高 AlGaAs/GaAs 异质结双极晶体管的预期寿命。该研究讨论了工艺技术对自对准 HBT、栅极定义和亚微米栅极长度干蚀刻制造方案的影响。此外，还进行了高温偏压应力测试，以评估具有台面蚀刻结构的 HBT 的可靠性，揭示了它们在各种工作条件下性能的潜在改进。本研究讨论了工艺技术对自对准 HBT、栅极定义和亚微米栅极长度干蚀刻制造方案的影响。此外，还进行了高温偏压应力测试，以评估具有台面蚀刻结构的 HBT 的可靠性，揭示了其在各种操作条件下性能的潜在改进。本研究讨论了工艺技术对自对准 HBT、栅极定义和亚微米栅极长度干蚀刻制造方案的影响。此外，还进行了高温偏压应力测试，以评估具有台面蚀刻结构的 HBT 的可靠性，揭示了它们在各种操作条件下性能的潜在改进。
立式碳钢再结晶通道的研究...
近年来，逻辑器件的量产技术已经发展到 3nm 技术节点[1]。未来，英特尔、三星、台积电将继续利用 2nm 技术节点的新技术，如环栅场效应晶体管 (GAAFET) [2,3]、埋入式电源线 (BPR) [4–8]，来优化逻辑器件的功耗、性能、面积和成本 (PPAC)。然而，横向器件的微缩越来越困难，流片成本已令各大设计公司难以承受。同时，垂直器件将成为未来 DRAM 器件中 4F2 单元晶体管的有竞争力的候选者 [9–13]。关于垂直器件的研究报道很多，大致可分为两条路线。“自下而上”路线利用金属纳米粒子诱导催化，实现垂直纳米线沟道的生长 [14,15]。然而该路线存在金属元素问题，如金污染，与标准CMOS工艺不兼容。另外，通过光刻和刻蚀工艺“自上而下”制作垂直晶体管器件的方法已被三星和IBM报道[16，17]。然而该路线也存在一些问题，例如器件栅极长度和沟道厚度难以精确控制，并且该路线中栅极无法与垂直器件的源/漏对齐。为了解决上述问题，提出了基于SiGe沟道的垂直夹层环绕栅极(GAA)场效应晶体管(VSAFET)，其在栅极和源/漏之间具有自对准结构[18–21]。最近，垂直C形沟道纳米片
适用于 7nm 技术节点及更高版本的可扩展且可制造的无体积多 Vt 解决方案
为了提高晶体管的密度、提高性能、降低功耗和降低每个晶体管的成本，人们对晶体管尺寸的要求推动了接触多晶硅间距 (CPP) 的缩小，如图 1 和图 2 所示，这反过来又需要缩小栅极长度以释放更多空间来降低接触电阻。由于金属栅极图案的空间有限，RMG 的持续缩小对 7nm 及更高技术的多 Vt 提出了挑战。此外，自对准接触 (SAC) 成为未来技术节点上提高器件成品率的关键要素。因此，需要采用简化的 RMG 堆叠集成方案来确保良好的栅极凹槽控制和均匀的 SAC 封装。由不同栅极金属厚度 (金属多 Vt) 实现的多 Vt 选项将在大幅缩小间距时面临可扩展性挑战。在这项工作中，我们提出了一种无体积多 Vt 解决方案来定义具有不同偶极子层厚度的所有 Vt 类型。氧化物偶极子层与基于 SiOx 的界面层 (IL) 相互作用，产生 Vt 偏移，伴随其基团电负性差异 [6]。所提出的方案被证明与双 WFM 工艺兼容，并且由于其体积小，可适用于高度缩放的设备和新颖的设备架构。在同一芯片上集成多个偶极子厚度非常具有挑战性，因为偶极子厚度非常薄，通道可能会受到图案损坏。在本文中，我们
完全集成的 384 元件、16 块、W 波段相位...
摘要 — 本文介绍了一种可扩展 W 波段相控阵系统的设计和实现，该系统具有内置自对准和自测试功能，基于采用 TowerJazz 0.18 µ m SiGe BiCMOS 技术制造的 RFIC 收发器芯片组，其 f T / f MAX 为 240/270 GHz。该 RFIC 集成了 24 个移相器元件（16TX/8RX 或 8TX/16RX）以及直接上变频器和下变频器、带素数比倍频器的锁相环、模拟基带、波束查找存储器和用于性能监控的诊断电路。设计了两个带有集成天线子阵列的有机印刷电路板 (PCB) 插入器，并将其与 RFIC 芯片组共同组装，以产生可扩展的相控阵瓦片。瓦片通过菊花链式本振 (LO) 同步信号彼此相位对齐。本文介绍了 LO 错位对波束方向图的影响的统计分析。16 个瓦片组合到载体 PCB 上，形成一个 384 元件 (256TX/128RX) 相控阵系统。在 256 个发射元件的视轴处测量到的最大饱和有效全向辐射功率 (EIRP) 为 60 dBm (1 kW)。在 90.7 GHz 下运行的无线链路使用 16-QAM 星座，在降低的 EIRP 为 52 dBm 的情况下，产生的数据速率超过 10 Gb/s，等效链路距离超过 250 m。
蓝色立方有限责任公司
请描述您的公司和您要解决的问题：随着进入太空市场的门槛降低，小型卫星的普及度正在迅速提高。采用小型卫星商业模式的公司几乎每天都会出现，他们使用小型卫星提供广泛的服务，包括地球成像、射频监测、甲烷监测、船舶和飞机跟踪等等。所有这些系统都需要一种方法将越来越多的数据从卫星传输到用户。这可以包括从一颗卫星到另一颗卫星的链接，或者从卫星直接到地面的链接。标准方法是使用在有限数量的核准频段内运行的射频发射器。为了满足这一需求，Blue Cubed LLC 提出了一种用于小型卫星通信系统的混合射频和光学架构，这将提供两全其美的解决方案；天气好时提供高速率的光学下行链路，而当光学链路不会关闭时，提供较低速率但有保证的射频下行链路。光学系统还可用于支持卫星之间的光学交联。 Blue Cubed LLC 已从科罗拉多大学博尔德分校获得 X 波段发射器的许可，目前该产品已上市销售。与此同时，Blue Cubed 正在开发高速率空间对空间光学发射器/接收器系统。该系统的光学元件已经开发并正在测试中，而电气元件目前正在开发中。Blue Cubed 已为其高度可制造且可自对准的 Cobalt 光学平台申请了专利。
Ni(Pt)Si薄膜形成对团聚阈值温度的影响及对3D成像技术集成的影响
Ni(10 at.% Pt) 单硅化物在微电子中用作接触件，但由于团聚，在相对较低的温度下会遭受性能下降。最近在 28 nm-FDSOI 微电子器件上获得的结果显示，在与 Ni(Pt)Si 薄膜脱湿相关的 550 °C/2 小时退火后，产量损失严重。这种团聚热预算比使用原位或非原位四点探针测量在毯状晶圆上测得的热预算低 100 °C。在此背景下，本文旨在研究 Ni(Pt)Si 形成过程对 Ni(Pt)Si 团聚的影响，采用不同的方法，如 (i) 经典方法，即进行一次退火以形成硅化物并导致团聚，(ii) 通过标准 SALICIDE 工艺“自对准硅化物”形成硅化物，然后进行退火以诱导团聚，以及 (iii) 标准 SALICIDE 工艺形成硅化物，然后用 SiN 层封装顶部硅化物表面，如器件中所用，最后进行团聚退火。我们的研究表明，薄膜的热稳定性受形成过程中选择性蚀刻 (SE) 的顺序以及薄膜是通过单次退火还是双次退火形成的影响。这项研究的另一个结论是，四点探针测量不够灵敏，无法很好地估计团聚现象的真正起点，这对器件是有害的（三重结处形成孔洞）。为了准确确定团聚热预算，迫切需要一些额外的特性，例如倾斜扫描电子显微镜 (倾斜 SEM)。这项研究可以阐明导致团聚的主要参数：薄膜厚度和晶粒尺寸似乎是更重要的参数。 * 通讯作者电子邮件：magali.gregoire@st.com。
氧化膜上铜的原子层沉积
通过 ALD 循环次数可以实现区域选择性沉积 (ASD)。然而，对薄膜生长的横向控制，即区域选择性沉积 (ASD)，对于 ALD 来说要困难得多。尤其微电子应用需要 ASD 来满足制造要求，因为关键特征尺寸缩小到纳米级，而且通过自上而下的光刻方法进行图案化变得越来越具有挑战性。[2,3] 光刻掩模需要以纳米级精度对准，即使是最轻微的掩模错位也必然会导致边缘位置误差 (EPE)。在 ALD 中实现 ASD 的传统方法可分为三大类：1) 非生长区域钝化；2) 生长区域的活化；3) 使用固有选择性沉积化学。在类别 (1) 中，非生长区域用钝化自组装单分子层 (SAM) 或聚合物膜进行功能化。 [4,5] 通常，当前体吸附在非理想组装或部分降解的 SAM 上时，会发生选择性损失。吸附在 SAM 上的前体分子作为后续前体剂量的反应位点，从而丧失选择性。[2] 在下一个处理步骤之前，还必须完全去除钝化层。在类别 (2) 中，生长区域表面在 ASD 之前进行功能化，以实现薄膜生长。[6–7] 然后，薄膜仅沉积在功能化表面上，而其他区域保持清洁。这种方法规定了非生长和功能化生长表面上的薄膜成核的明显对比。因此，它主要限于金属 ALD 工艺，因为金属表面比其他表面更容易成核。此外，需要仔细控制剂量以维持生长选择性。由于 ASD 的活化层被 ALD 膜掩埋，因此下一个处理步骤可以直接进行。在类别 (3) 中，即固有选择性 ALD，选择性完全由前体与基底上不同材料表面之间的反应决定。在正在制造的薄膜器件结构表面上，不同的材料暴露于 ALD 前体，但薄膜仅生长在某些优选材料上，从而定义生长区域。这是真正的自下而上的处理，将整体图案化步骤减少到最低限度。由于图案自对准，因此排除了 EPE。出于这些原因，(3) 是 ASD 的一个非常有吸引力的选择，但控制表面化学以在几个 ALD 循环中保持 ASD 极具挑战性。因此 (3) 主要限于金属的 ASD。[8–9]