摘要:本文介绍了为对全差分放大器(FDDA)原型芯片样品进行实验评估而开发的测量电路和测试板。被测设备(DUT)是采用130nm CMOS技术设计和制造的超低压、高性能集成FDDA。FDDA的电源电压为400mV。在带有制造的FDDA芯片的测试板上实现了测量电路,以评估其主要参数和特性。在本文中,我们重点评估以下参数:输入失调电压、共模抑制比和电源抑制比。开发并验证了测试板。测得的测试板误差为38.73mV。FDDA的失调电压为-0.66mV。测得的FDDA增益和增益带宽分别为48dB和550kHz。除了测量板外,还开发了一个图形用户界面,以简化测量期间对被测设备的控制。
可控硅整流器 (SCR) 因其对 ESD 应力的高稳定性而成为最具吸引力的 ESD 防护元件 [1]。然而,传统 SCR 器件具有较高的触发电压 (Vt1) 和较低的维持电压 (Vh) [2,3]。因此,它无法在大多数电路中提供有效的 ESD 防护。为了解决这些问题,许多基于局部的改进 ESD 防护方案被提出,例如改进型横向 SCR (MLSCR)、低触发 SCR (LVTSCR) 和二极管串触发 SCR (DTSCR) [4,5]。其中,DTSCR 能够实现非常低且灵活的触发电压,近年来许多基于 DTSCR 的改进结构被提出。例如,Chen、Du 等人提出了一种称为 LTC-DTSCR 的新型 DTSCR [6]。 LTC-DTSCR通过抑制DTSCR寄生SCR的触发,进一步降低了触发电压。但DTSCR结构相对较高的过冲电压和较慢的导通速度限制了其在充电器件模型(CDM)保护中的应用[7]。此外,DTSCR不适用于2.5 V及以上电路的ESD防护,因为触发二极管数量的增加会因达林顿效应而导致较大的漏电和闩锁风险。LVTSCR与传统SCR存在同样的问题:触发电压过高,难以调整以适应先进CMOS工艺的ESD设计窗口。目前,[8,9]中已提出了几种改进的LVTSCR结构,但它们均侧重于提高保持电压,这些器件的触发电压仍然较高(~8 V)。此外,还有许多新型SCR结构被提出。 Lin 等通过在 SCR 中引入两个栅极,实现了低触发电压、低漏电、低寄生电容的新型 SCR 器件 [10],但需要外部 RC 电路辅助触发,会造成巨大的额外面积消耗。P. Galy 等将 SCR 嵌入 BIMOS 中 [11],实现了超紧凑布局、低触发电压、低导通电阻,但其保持电压较低,如果施加的电压域较高,会增加闩锁风险。
用于计算超越互补金属氧化物半导体的铁电体。双极晶体管和互补金属氧化物半导体 (CMOS) 晶体管的微缩(即减小尺寸或增加总数 1 )取得了巨大成功,但随着半导体工艺的每一代发展,随着器件接近基本尺寸极限 2 ,微缩变得越来越困难。虽然摩尔微缩定律一直在延续,但工作电压的降低速度要慢得多,因为 Dennard 的微缩方案 3 只持续到 2003 年左右。研究人员目前正在探索其他方法,以继续遵循摩尔定律,使器件具有低工作电压(< 100 mV)和相应的低工作能量(每位 1-10 aJ),同时保持可接受的器件开关延迟(< 0.1 ns)。这推动了一系列替代的、超越 CMOS 的计算途径(例如,基于自旋、极化、应变等的途径)4、5 的研究。铁电体可实现非挥发性和低读/写能量,在存储器(例如铁电随机存取存储器)、逻辑或存储器内逻辑(例如铁电场效应晶体管 (FeFET) 应用 6、7 和负电容场效应晶体管)8、9 中引起了越来越多的关注。尽管引起了人们的关注,但问题在于大多数铁电器件都在高电压 6、7 (> 1 V) 下工作,因此与低功率操作不兼容 5。解决这个问题将标志着向前迈出的重要一步,并可能为铁电材料在超 CMOS 器件的出现中开辟道路。