XiaoMi-AI文件搜索系统
World File Search System键合
用于激光辅助键合的先进芯片光束对准方法
摘要 在激光辅助键合工艺中检查激光束和芯片是否对准的动作称为芯片束对准。当前的芯片束对准方法是简单的肉眼目视检查，这使得该方法极易受到人为错误的影响，因为它取决于负责它的工程师/操作员的感觉和能力。此外，它缺乏明确的定量评估标准。本研究的目的是开发一种基于计算机视觉算法的无人为错误的芯片束对准方法。专用的图像采集相机与基于计算机视觉的定制软件相结合，成功地将芯片和激光束对准，精度为 0.060 毫米。简单的硬件设置与用户友好的软件相结合，使其成为一种方便的现场使用方法。 关键词 计算机视觉、芯片束对准、激光辅助键合、LAB。
用于热粘合应用应用的优化的模具键合设置
热键合（TSB）是一种模具到die的键合方法，它在粘结过程中将新型的热压缩键合与超声波（美国）焊接结合在一起，因此，在微电子粘结应用中使用了每种质量的最佳质量。最初，TSB主要用于电线键合技术[1]。我们引入的引入通过降低在半导体制造中非常有吸引力的施加的粘结压力和温度来增强键合过程。Flip-Chip键合是针对区域阵列连接的一种无焊的模具到die键合技术（图1）。该方法用于将ICS底部的一系列金色凸起（图2）连接到基板上的镀金垫上。通常使用热压缩键合法[2]，这是一个简单，干净且干燥的组装过程。纯热压缩键合通常需要> 300°C的界面温度[2,3]。此温度会损坏包装材料，层压板和一些敏感的微芯片[4]。这种下一个级别的键合解决方案在翻转芯片键合中非常有利，因为界面温度和粘结力通常可以低得多。分别在100至160°C和20和50g/ bump之间[2]。
采用面对面晶圆键合技术的三维堆叠高性能商用微处理器的热分析
摘要 — 3D 集成技术在半导体行业得到广泛应用，以抵消二维扩展的局限性和减速。高密度 3D 集成技术（例如间距小于 10 µ m 的面对面晶圆键合）可以实现使用所有 3 个维度设计 SoC 的新方法，例如将微处理器设计折叠到多个 3D 层上。但是，由于功率密度的普遍增加，重叠的热点在这种 3D 堆叠设计中可能是一个挑战。在这项工作中，我们对基于 7nm 工艺技术的先进、高性能、乱序微处理器的签核质量物理设计实现进行了彻底的热模拟研究。微处理器的物理设计被分区并以 2 层 3D 堆叠配置实现，其中逻辑块和内存实例位于不同的层（逻辑位于内存上的 3D）。热仿真模型已校准到采用相同 7nm 工艺技术制造的高性能、基于 CPU 的 2D SoC 芯片的温度测量数据。模拟并比较了不同工作负载条件下不同 3D 配置的热分布。我们发现，在不考虑热影响的情况下以 3D 方式堆叠微处理器设计会导致在最坏情况下的功率指示性工作负载下，最高芯片温度比 2D 芯片高出 12°C。这种温度升高会减少在需要节流之前运行高功率工作负载的时间。但是，逻辑在内存上分区的 3D CPU 实现可以将这种温度升高降低一半，这使得 3D 设计的温度仅比 2D 基线高 6°C。我们得出结论，使用热感知设计分区和改进的冷却技术可以克服与 3D 堆叠相关的热挑战。索引术语 —3D 堆叠、面对面、热
多芯片 IGBT 功率模块中引线键合故障导致的温度变化
在功率循环实验中，需要估算开关的温度。当一个开关由几个并联的芯片组成时，这些芯片的温度可能不一样。在没有对每个芯片进行单独监控的情况下，通常假设平均温度是由最常见的 TSEP（热敏电参数）如 Von 估算的。然而，每个芯片的温度都是未知的。一些研究解释并评估了初始温度不平衡 [1]。当模块由于热机械循环而老化时，引线键合会退化和剥离，从而改变流向芯片的电流路径，从而改变损耗和温度分布。[2, 3] 分别在单芯片和多芯片的情况下评估了估算温度（即 Von）随退化的变化。然而，文献中没有通过实验获得温度分布随退化的变化。
