使用 EUV 光刻技术不断缩小尺寸的需求为图案化材料和工艺带来了挑战和机遇。缩小 BEOL 互连结构是提高功能设备性能的关键要素。在本文中,我们研究了各种因素对 EUV 单次曝光通孔图案化的影响,以找到缩小临界尺寸 (CD) 的有效策略,从而提高临界尺寸均匀性 (CDU) 和局部临界尺寸均匀性 (LCDU) 并降低缺陷率。这项工作基于在最小水平互连线间距为 28nm 时图案化片上系统 (SoC) 随机逻辑通孔层,这是使用 0.33 NA EUV 工具进行单次曝光互连的极限。该设计使用激进的 3/2 CPP/Mx 齿轮比,相当于 38nm 到 34nm 间距的正交通孔阵列,从而检查主要图案化参数和照明源与矩形通孔的 OPC 处理共同优化的影响。将通孔图案转移到底部电介质,以研究 LCDU 的演变和蚀刻过程中的缺陷率。
研究了高反射率相移掩模 (HR-PSM) 对 36nm 间距逻辑接触孔进行图案化的方法,并在成像性能 (ILS、LCDU、MEEF 等) 和曝光剂量方面与其他掩模吸收器进行了比较。为此,使用了晶圆数据校准的 CAR 和 MOR EUV 光刻胶模型。我们的模拟结果表明,HR-PSM 在较大的掩模 CD 下会产生暗场图像。但是,随着掩模 CD 的减小,图像的色调会发生反转,并且可以生成具有良好对比度的明场图像。基于这一观察,提出了一种 HR-PSM 加 MOR 图案化方法,用于最小间距等于 36nm 的全间距逻辑接触孔应用。我们表明,这种方法在全间距性能方面表现出多种增强,并且使我们能够使用 0.33NA EUV 扫描仪将逻辑接触孔的实际分辨率扩展到 40nm 间距以下。