摘要 — 在过去的几年中,多处理器片上系统 (MPSoC) 设计的复杂性急剧增加。这使得产品验证非常具有挑战性和欺骗性。为了应对设计复杂性,与系统 Verilog 断言 (SVA) 相关的通用验证方法 (UVM) 被广泛用于构建揭示设计问题的强大验证环境。这项工作引入了一种以两种模式验证 SoC 设计块的新方法:存根模式,其中服务于被测设计 (DUT) 的所有块都作为 UVM 主动和被动代理实现;物理硬件模式,其中所有块都与固件驱动程序一起物理运行。在实施所提出的验证方法时,研究了一个完整的 SoC 系统,包括:处理器、控制器和加密引擎。功能检查和覆盖率收集分别通过 UVM 记分板和订阅者执行。所提出的方法提供了在仿真阶段同时验证硬件和固件的能力。
摘要 - 研究的统计单位(SUS)已被证明是与安全相关MPSOC的一部分的验证,验证和实施安全措施有效的。,例如,基于Noel-V内核的Caes Gaisler的RISC-V MPSOC就是这种情况,到2022年底将在FPGA上进行商业准备。但是,尽管SUS支持SOC的其余部分,但必须建立它们,以安全地成为商业产品的一部分。本文介绍了SAFESU-2,这是SAFESU的安全版本。尤其是,我们对相关故障模型的SAFESU执行了故障模式和效应分析(FMEA),并实现了使其符合一般与安全相关设备的要求所需的故障检测和公差功能,尤其是Space MPSOC。
现代基于片上网络的多处理器片上系统 (NoC-based MPSoCs) 具有更高的性能潜力,但也可能允许在飞机等复杂系统中将相同功能集中在更少的设备上。尽管有这些优势,但航空电子行业仍然不愿采用多核技术,因为必须满足可预测性等软件要求才能保证安全性和可靠性。多核处理器的应用对这些要求的影响尚未完全了解。因此,我们的研究是由航空电子领域中与多核应用相关的软件需求驱动的。我们解决系统行为的动态方面,并研究灵活分区和在线任务迁移作为一种在共享计算平台上提高资源利用率的方法。
现代基于片上网络的多处理器片上系统 (NoC-based MPSoCs) 具有更高的性能潜力,但也可能允许在飞机等复杂系统中将相同功能集中在更少的设备上。尽管有这些优势,但航空电子行业仍然不愿采用多核技术,因为必须满足可预测性等软件要求才能保证安全性和可靠性。多核处理器的应用对这些要求的影响尚未完全了解。因此,我们的研究是由航空电子领域中与多核应用相关的软件需求驱动的。我们解决系统行为的动态方面,并研究灵活分区和在线任务迁移作为一种在共享计算平台上提高资源利用率的方法。
Andrea Marongiu 于 2010 年获得意大利博洛尼亚大学电子、计算机和电信工程博士学位。` 他曾担任瑞士苏黎世理工大学(ETHZ)的博士后研究员和博洛尼亚大学计算机科学与工程系(DISI)的助理教授(RTD A)。他目前是摩德纳和雷焦艾米利亚大学物理、计算机和数学科学系 (FIM) 的副教授。` 他是摩德纳和雷焦艾米利亚大学技术与社会创新计算机与数据科学博士课程的协调员。他的研究兴趣集中于单芯片异构、高度并行系统(MPSoC)的架构和编程模型。这包括语言、编译器和运行时系统方面,用于有效处理多核和众核嵌入式系统中的性能、可预测性、功率效率和可靠性问题,以及基于加速器的 MPSoC 的硬件/软件协同设计。在该领域,他在国际会议和期刊上发表了 120 多篇论文,被引用超过 2000 次,h 指数为 28 [Google Scholar]。他与众多研究和工业机构进行了合作和协作。
摘要 - 在辐射环境(例如空间)中,吸收剂量和剂量率的测量是一项常见的任务。这是用称为辐射剂量计的专用仪器来完成的。在空间任务中最常用的辐射剂量计中是基于辐射敏感的场效应晶体管(RADFET)的。 在本文中,我们为辐射硬化读数系统提出了一个设计概念,以实时测量带有RADFET的吸收剂量和剂量速率。 在吸收剂量和剂量率读数模式以及随后的数据处理之间的连续切换是由自适应耐受性缺陷耐受性的多处理系统对芯片(MPSOC)进行的。 使用嵌入式静态随机访问存储器(SRAM)对粒子通量的集成框架控制器(SRAM)实现了自主选择操作和耐故障模式,从而在可变辐射条件下实现了最佳性能。。在本文中,我们为辐射硬化读数系统提出了一个设计概念,以实时测量带有RADFET的吸收剂量和剂量速率。在吸收剂量和剂量率读数模式以及随后的数据处理之间的连续切换是由自适应耐受性缺陷耐受性的多处理系统对芯片(MPSOC)进行的。使用嵌入式静态随机访问存储器(SRAM)对粒子通量的集成框架控制器(SRAM)实现了自主选择操作和耐故障模式,从而在可变辐射条件下实现了最佳性能。
iWave Systems 在高性能 FPGA 设计和开发方面拥有 20 多年的宝贵经验,提供广泛的标准/定制系统模块、基于 Zynq 和 Zynq MPSoC SoC 设备的 SBC 以及全面的工程设计服务,涉及嵌入式硬件、FPGA 和软件开发,服务于全球多个领域,例如工业、医疗、汽车、物联网和计算机视觉。作为补充,iWave Systems 还提供广泛的基于 FPGA 的 IP 核套件,例如 ARINC818 完整套件、存储、传统处理器和视频处理 IP。我们还构建了针对工业和智能城市 AI 应用的边缘 AI 解决方案。
摘要 —卷积神经网络 (CNN) 在图像识别和分类等许多应用中都取得了很高的准确率。然而,由于其参数量大且所需运算密集,通用处理器无法达到所需的推理性能水平。最近,人们开发了各种用于深度 CNN 的硬件加速器来提高 CNN 的吞吐量。在这些加速器中,基于现场可编程门阵列 (FPGA) 的加速器因其高性能、低功耗、高可重构性和快速开发周期而引起了广泛关注。此外,高级综合 (HLS) 工具的可用性减轻了编程负担并提高了基于 FPGA 的加速器设计人员的工作效率。本文提出了一种用于 CNN 卷积层的基于 FPGA 的加速器的 C++ HLS 实现。作为案例研究,我们使用 SDSoC 开发环境在 Xilinx Zynq UltraScale+ MPSoC ZCU104 评估板上使用 Resnet50 CNN 评估所提出的加速器,实现了高达 339 倍的推理加速。
Xilinx ® Kria™ KV260 Vision AI 入门套件由非量产版 K26 系统级模块 (SOM)、载卡和散热解决方案组成。SOM 非常紧凑,仅包含关键组件,例如基于 Zynq ® UltraScale+™ MPSoC 的硅片器件、内存、启动和安全模块。载卡允许各种接口选项,并包括电源解决方案和用于摄像头、显示器和 microSD 卡的网络连接器。散热解决方案具有散热器、散热器盖和风扇。Kria KV260 Vision AI 入门套件旨在为客户提供一个平台来评估他们的目标应用,并最终使用 Xilinx K26 SOM 设计自己的载卡。虽然 SOM 本身在各个市场和应用中具有广泛的 AI/ML 适用性,但 Kria KV260 Vision AI 入门套件的目标应用包括智能城市和机器视觉、安全摄像头、零售分析和其他工业应用。
摘要 —H2020 EIC-FTI De-RISC 项目开发了一个 RISC-V 空间级平台,以共同应对空间领域的一些新兴需求和长期需求,例如:(1) 性能高于市场上的单核和基本多核空间级处理器;(2) 可以访问日益丰富的软件生态系统,而不是坚持使用逐渐衰落的基于 SPARC 和 PowerPC 的生态系统;(3) 不受 Arm 等商业 ISA 施加的出口和许可限制(或大幅减少);(4) 改进对安全相关实时应用程序设计和验证的支持,(5) 该平台的软件符合要求,硬件设计符合既定的空间工业标准。De-RISC 合作伙伴在项目的最初阶段就建立了平台的不同层。然而,他们最近加强了整合和评估活动。本文介绍了 De-RISC 空间平台,介绍了最新进展,例如实现虚拟化和软件认证、新的 MPSoC 功能以及用例部署和评估,包括与其他商业平台的比较。最后,本文介绍了正在进行的活动,这些活动将在 2022 年 9 月之前在 FPGA 上实现 TRL8 的硬件和完全合格的软件平台。