XiaoMi-AI文件搜索系统
World File Search SystemVenkatesan
对电动汽车中使用的不同电池几何形状的比较研究
1巴西里奥格兰德大学（University of Rio Grande Do Sul）2国际应用系统分析研究所（IIASA），奥地利 *通讯作者，电子邮件：nunn@iiasa.ac.at收到：2023年10月1日|接受：2023年12月4日|在线发布：2023年12月28日摘要：本文对当前和未来的电动汽车电池几何形状进行了综述，因为关于文献中的性能标准，很少有比较。通过这些考虑，本文试图通过比较不同几何形状的商业电池来填补这一空白。首先，介绍了每个电池的规格（在制造商的网站或专业媒体中找到）。然后，使用多属性实用程序理论（MAUT）方法考虑了两个不同的应用，考虑了两个不同的应用：经济和性能车。通过该分析，刀片电池以两种应用的评分提供了最佳的总体性能。圆柱形几何形状随后是适合性能车辆的评级，而小袋的几何形状随后显示出在经济驱动的车辆中使用的希望。最后，通过评估每个电池在商用车中的应用来进行案例研究。发现，与新技术相比，任何研究标准的改进潜力都是巨大的。尤其是，许可袋电池（SION）在范围和重量比率方面表现出最佳性能，而4680个圆柱电池（Panasonic）和刀片电池（BYD）分别在容量和容量和容量比率的比率方面表现出色。关键字：多动用效用理论，电池几何，电动汽车，案例研究，绩效标准1介绍1，由于需要减少二氧化碳的排放（Coelho，Meneguelo and Chaves，2022; Viana and Chaves; Viana and Chaves; Viana and Asencios，2022），因此对自动型制造商的动力构成了替代技术的日益增长Al。，2020）或使用生物和替代燃料（Simões，Romeiro和Kurita，2021; De Araujo等，2022）。最高的投资似乎是电动汽车（Kester等，2020;Skjølsvoldand Ryghaug，2020年）。从这些投资中受益的领域是将电池用作结构组件（Dionisi，Harnden和Zenkert，2017年； Carlstedt和ASP，2020年）和新材料的开发（Yang等，2020; Mahmud et el。，2022）。的重点仍然放在改善锂电池的当前技术上，这些技术具有良好的性能和巨大的商业潜力（Liu等，2017； Hamed等，2022）。更传统的圆柱和棱柱形细胞与一些最近开发的几何形状共享空间（例如小袋和叶片电池），而其他一些仍处于实验阶段（例如结构电池）。尽管可用的电池配置越来越多，但目前没有标准或立法影响要使用的几何形状（Sankaran和Venkatesan，2021年）。
6T 1位全加器的实现与分析
VI. 参考文献 [1] DanWang, Maofeng & Wucheng，“180nm CMOS 技术中的新型低功耗全加器单元”，DOI:10.1109/ICIEA.2009.5138242，工业电子与应用，2009 年。ICIEA 2000。第四届 IEEE 会议，2009 年 6 月。 [2] Kamlesh Kukreti、Prashant Kumar 等人，“基于多米诺逻辑技术的全加器性能分析”，DOI:10.1109/ICICT50816.2021.9358544，印度哥印拜陀，2021 年。 [3] Umapathi.N、Murali Krishna、G. Lingala Srinivas。 (2021)“对进位选择加法器独特实现的综合调查”，IEEE 和 IAS 第四届两年一度的新兴工程技术国际会议，于 1 月 15 日至 16 日在印度新孟买举行。[4] Subodh Wairya、Rajendra Kumar 等人，“用于低压 VLSI 设计的高速混合 CMOS 全加器电路性能分析”，DOI：10.1155/2012/173079，2012 年 4 月。[5] N. Umapathi、G.Lavanya (2020)。使用 Dadda 算法和优化全加器设计和实现低功耗 16X16 乘法器。国际先进科学技术杂志，29(3)，918-926。[6] Pankaj Kumar、Poonam Yadav 等人，“基于 GDI 的低功耗应用全加器电路设计和分析”，国际工程研究与应用杂志，ISSN：2248-9622，第 4 卷，第 3 期（第 1 版），2014 年 3 月。[7] NM Chore 和 RNMandavgane，“低功耗高速一位全加器调查”，2010 年 1 月。[8] Gangadhar Reddy Ramireddy 和 Yashpal Singh，“亚微米技术下拟议的全加器性能分析”，国际现代科学技术趋势杂志第 03 卷，第 03 期，2017 年 3 月 ISSN：2455-3778。 [9] Chandran Venkatesan、Sulthana M.Thabsera 等人，“使用 Cadence 45nm 技术的不同技术分析 1 位全加器”，DOI：10.1109/ICACCS.2019.8728449，2019 年 3 月，印度哥印拜陀。[10] K.Dhanunjaya、Dr.MN.Giri Prasad 和 Dr.K.Padmaraju，“使用 45nm Cmos 技术的低功耗全加器单元性能分析”，国际微电子工程杂志（IJME），第 3 卷。 1，No.1，2015 年。[11] Karthik Reddy.G，“Cadence Virtuoso 平台中 1 位全加器的低功耗面积设计”，国际 VLSI 设计与通信系统杂志 (VLSICS) 第 4 卷，第 4 期，2013 年 8 月，DOI：10.5121/vlsic.2013.4406 55。[12] Kavita Khare 和 Krishna Dayal Shukla，“使用 Cadence 工具设计 1 位低功耗全加器”，引用为：AIP 会议论文集 1324，373 (2010)，2010 年 12 月 3 日。[13] Murali Krishna G. Karthick、Umapathi N.（2021）“低功耗高速应用的动态比较器设计”。引自：Kumar A.、Mozar S. (eds) ICCCE 2020。电气工程讲义，第 698 卷。Springer，新加坡。[14] Murali Anumothu、BRChaitanya Raju 等人“使用基于多路复用器的 GDI 逻辑设计和分析 45nm 技术中的 1 位全加器的性能”，第 3 卷(2016)，第 3 期，2016 年 3 月。[15] Partha Bhattacharyya、Bijoy Kundu 等人。al“低功耗高速混合 1 位全加器电路的性能分析”，第 23 卷，第 10 期，DOI：10.1109/TVLSI.2014.2357057，2015 年 10 月。