Xyce 的 Windows 串行(单处理器)版本是在 Cygwin64 下使用静态库编译的。因此,未实施“交钥匙”Verilog-A 模块开发系统。
□从github/gitlab/codeberg/sourceforge获取工具,或安装现成的docker映像□免费访问3个可制造的PDK(130nm CMOS,180nm CMOS,130nm CMOS,130nm SIGE:CBICMOS:C BICMOS)。文档和标准细胞LIB,记忆,IO细胞□在GUI(XSCHEM,QUCS-S),模拟(NGSPICE,XYCE),图形结果(XSchem,Gaw,Python)中绘制电路; TCL(XSchem)中的脚本重复设计任务;在原理图(XSchem)中使用嵌入式的仿真控制和评估