XiaoMi-AI文件搜索系统
World File Search Systemchiplet
CS 2024 PR-成功第二年。
该会议还提供了有关界面和开放性花粉经济的会议前教程，以及有关设计挑战，突破性，包装，用chiplets赚钱以及近期趋势的面板。由电子设计编辑Bill Wong主持的Superpanel，重点是加速生成的AI应用程序，例如令人难以置信的流行ChatGpt®。领先的参展商和赞助商是应用材料，摘要，Alphawave Semi，开放计算项目，Achronix，Arm和Teradyne。从会议和主题演讲中的幻灯片可在网站上免费获得。
找到一种快乐媒介的异质缓存集成
对于高性能计算，希望从整体SOC中分解缓存存储器，并通过异源集成技术重新整合它。将缓存从整体SOC中重新定位会导致降低晚期硅死模尺寸，从而导致较高的产量和较低的成本。在这项研究中，我们评估了使用DECA模制的M-Series™嵌入式缓存扇出溶液之间高端3D硅互连解决方案和低端基板溶液之间差距的方法。deca的M系列芯片首先面对FOWLP平面结构是一个理想的平台，用于构建嵌入式插入器，用于处理器芯片，缓存内存和深沟槽电容器的异质集成。deca的自适应模式®允许扩展到处理器chiplet和缓存内存之间的高密度互连。考虑了嵌入式缓存插波器的三种不同配置。垂直堆叠的面对面配置最小化处理器和高速缓存之间的互连长度，而横向配置为铜堆积的铜堆积提供了铜的互连，从而可以进一步缩放互连间距。这两种配置都有其特定的好处和缺点，这些作品在这项工作中详细描述了。关键词自适应图案，嵌入式缓存插入器，扇出晶圆级包装，异质集成，高性能计算，M系列
'半导体：
比较大的SOC（较小的硅区域）可行，但能够合并以近似较大（更昂贵）的SOC。航空航天应用寻求高性能，但低量使它很困难，因为即使是单个应用程序案例，大型定制ASIC的费用也很难，而在各种航空航天项目中发现的多样性都要少得多。使用chiplet概念，可以承销较小的图1。四核SOC参考体系结构。图2。参考体系结构的扩展。4个基本块，可以在许多安排中结合使用，以适合这些不同的应用程序，以适合许多单独的自定义设计的价格。与当代的耐受性处理器相比，该处理器是内置的，这些处理器是内置的，即尾随边缘半导体技术（例如150 nm），即使是建立在更先进的节点（例如32nm）中的单个芯片组也代表了替代性能的增长。追求chiplet作为模块化策略的希望是要比以前的处理器的逐步实现越来越多地实现，而是提供一种能够将有效扩展到更高水平的性能和更大的功能的方法。很高兴地，奇普特概念可以收获嵌入式构成中的重要发展。主要的是MulɵcoreCompuɵng的出现。现在不是这种情况，很难忘记清洁大型conty的大型耦合的单片locaɵon的方法，而芯片组的想法可能会不利。出于多种原因，在过去的15年中越来越有能力的整体式（单核）组合的进展（借助时钟速度的升级速度标记），将企业推向了整体式的企业，以将整体式的量化计划（核心）（核心）（内核）保存为整体性能，以保持整体性能。嵌入式组合中的第二种criɵcal时尚是朝着异质构成的方式，那里有许多类型的计算机存在于同一复杂的小工具中。在这种情况下，使用“样式”，我们指出，人们相信，几种倾向于通过常规结构驱动（例如，可预测的基于流的处理，可以利用管道上的“可电路”形式，这些形式可以在区域可编程阵列中实现，甚至可以随机地进行了更少的预测分支（又有一个更加可预测的分门形状）（甚至更易于预测的形状）（并且都具有更大的分支形式（以及一个更大的线程形状）（并且都具有一个更大的分类形状（和图形）。没有任何单个处理体系结构可以彻底完成所有操作，主要用于包含处理类型的组合的结构。通常将具有mulɵcore处理器（对于标准 - 摩尔vecompuɵng，尤其是在深度处理中的线程处理），照片处理单元（用于大量的基于移动的处理），以及几个虚拟指示器处理单元（用于额外的型号的频率和无线电频率）。对，再次，chiplet的想法可以通过使用
高性能计算应用中带 HBM 的 FO-MCM 组装技术
随着行业向超摩尔时代迈进，下一代封装技术也朝着高密度芯片或芯片分割封装集成方向发展。尤其是对于高性能计算应用，先进封装技术通过硅或有机中介层集成多个芯片芯片，从而提供经济效益。有机中介层是芯片到芯片互连的替代接口之一。FO-MCM 以同质封装集成概念应用于芯片集成和 ASIC 到 Serdes 芯片集成而闻名。由于人工智能计算和 HPC 市场增长的推动，将封装的 HBM 集成到封装模块中作为异构集成封装 (HIP) 的趋势已经形成。近年来，两种平台（以硅中介层为基础的 2.5D 和以部分桥接芯片为互连介质的 FO-EB）已投放市场。还讨论了采用纯有机中介层的 FO-MCM 应用于异构集成领域的可行性。全有机中介层可以为 HPC 产品提供多个 RDL 层和线路/空间的灵活设计。本研究旨在解决采用纯有机中介层的 FO-MCM 平台实现集成 HBM 的异质封装。FO-MCM 中的芯片最后方法具有控制 RDL 质量和采用“已知良好的 RDL”以节省顶层芯片成本的优势。扇出型 RDL 配置为 4 层，最小 L/S 为 2/2um。在验证过程中，基于模拟分析，通过材料和底部填充选择优化了翘曲和应力。组装结果表明，翘曲和可靠性验证通过了 MSL4、TCT700x、uHAST96 和 HTST1000hrs 条件。关键词 扇出型 MCM；芯片最后；异质集成；芯片分区；高性能计算；HBM
技术计划：2024 年 10 月 28 日
在本次会议中，我们将探讨 VLSI 设计和单元优化的前沿技术。在第一篇论文中，作者讨论了一种合成面积最优多行标准单元的最佳方法，集成了晶体管折叠、行分区和晶体管布局。第二篇论文介绍了 ATPlace2.5D，这是一种用于大规模 2.5D-IC 的分析热感知芯片布局框架。它平衡了线长和温度。在第三篇论文中，作者介绍了 3D SRAM 阵列的新方法：字线和位线折叠。这些设计显著减少了占用空间，提高了速度和能效。最后，第四篇论文提出了 MAXCell，这是一种使用任意时间 MaxSAT 的 PPA 导向标准单元布局优化框架，超越了线长优化研究。
2024 IEEE 微电子设计与测试研讨会...
第 33 届 IEEE 微电子设计与测试研讨会（MDTS，前身为 NATW）为学术界和工业界提供了一个年度全球论坛。大学教师、学生研究员和行业工程师讨论微电子领域的最新进展，分享他们对现代微电子技术的看法，并促进学术界与工业界的合作。为期三天的研讨会以小芯片和硬件安全为主题，包括主题演讲、受邀演讲、小组讨论和教程。小芯片将大型芯片设计分解为更小的、理想情况下可重复使用的集成电路，而通用小芯片互连快递 (UCIe) 标准解决了在封装内连接小芯片的挑战。芯片设计的硬件安全涵盖广泛的问题，从防止逆向工程到阻止接管和数据盗窃或操纵。
Sophie：使用光学地址的相位更改内存
摘要 - 问题是在统计物理，电路设计和机器学习等各个领域中普遍存在的非确定性多项式（NP-HARD）问题。它们对传统算法和art虫提出了重大挑战。研究人员最近开发了自然启发的Ising机器，以有效解决这些优化问题。可以将许多优化问题映射到Ising模型，物理定律将使Ising机器朝解决方案驱动。但是，现有的Ising机器遭受可伸缩性问题的损失，即，当问题大小超过其身体容量时，性能下降。在本文中，我们提出了索菲（Sophie），这是一种基于可扩展的光相变位数（OPCM）的ISIN引擎。索菲（Sophie）构建建筑，算法和设备优化，以应对Ising机器中的可扩展性挑战。我们使用2.5D集成来构建Sophie，在其中我们集成了控制器chiplet，dram chiplet，激光源和多个opcm chiplets。Sophie利用OPCM有效地执行矩阵矢量乘法。我们在体系结构级别的对称瓷砖映射减少了OPCM阵列区域的大约一半，从而增强了Sophie的可扩展性。我们使用算法优化来有效处理无法适应硬件约束的大型问题。具体来说，我们采用了一种对称的本地更新技术和随机全局同步策略。这两种算法方法将大问题分解为孤立的瓷砖，减少计算要求，并最大程度地减少索菲的通信。我们应用设备级优化以采用修改后的算法。这些设备级优化包括采用双向OPCM阵列和双重元素类似物到数字转换器。Sophie比小图上的最先进的光子iSing机器快3×，比基于FPGA的大型设计快125倍。Sophie减轻了硬件容量的限制，为解决ISING问题提供了可扩展且有效的替代方案。索引术语 - 光学计算，相变存储器，ISING机器，内存处理
DNA，量子，内存和光学计算的互连：来自面板讨论的见解
计算界正在目睹众所周知的寒武纪爆炸，该应用是由人工智能，大数据和网络安全等应用所推动的新兴范式的爆炸。将数字数据存储在脱氧核糖核酸（DNA）链中的技术进步，操纵量子位（Qubits），使用光子执行逻辑操作，并在内存系统中执行计算，在DNA计算的新兴范式中，量子计算，量子计算，光学计算，光学计算计算，并在内存系统中进行计算。在正交的方向上，使用先进的电声，无线和微流体技术对互连设计的研究已显示出对传统vonnoumann计算机的建筑限制的有希望的解决方案。在本文中，专家们对互连在新兴计算范式中的作用发表了评论，并讨论了基于chiplet的架构在此类技术的异质整合中的潜在用途。
IEEE 电路与系统新兴及精选主题期刊
我们正在进入计算机架构的新黄金时代，这既充满挑战，又令人兴奋。摩尔定律和登纳德缩放定律的即将终结，迫使每个人都在晶体管达到极限后构想即将到来的计算系统。规避这种情况的三种主要方法是使用芯片范式、领域定制和量子计算。然而，这些架构和技术创新已将根本瓶颈从计算转移到通信。因此，片上和封装上通信在确定通用、领域特定和量子计算系统的性能、效率和可扩展性方面起着关键作用。由于这种日益重要的意义，芯片和封装级通信引起了学术界和工业界的广泛关注。本期特刊承诺提供一条广阔的途径，汇集来自多个领域的芯片和封装级通信的学术和工业探索。具体来说，它将针对以下方面：
从宏到微体系结构：基于SRAM的计算机电路的评论和趋势
摘要CMOS逻辑电路的快速增长超过了内存访问的进步，导致了重要的“记忆墙”瓶颈，尤其是在人工智能应用程序中。为了应对这一挑战，计算中的计算（CIM）已成为提高计算系统的性能，领域效率和能量效率的有前途的方法。通过使记忆单元执行并行计算，CIM可以改善数据重复使用并最大程度地减少存储器和过程之间的数据移动。这项研究对基于SRAM的CIM宏的各个领域及其相关的计算范式进行了全面综述。此外，它还对最近的SRAM-CIM宏进行了一项调查，并侧重于关键挑战和涉及的设计交易。此外，这项研究确定了SRAM-CIM宏观设计的潜在未来趋势，包括混合计算，精度增强和操作员重新配置。这些趋势旨在解决计算准确性，能源效率和对SRAM-CIM框架内不同运营商的支持之间的贸易。在微结构级别上，提出了两种可能的交易解决方案：chiplet集成和稀疏性优化。最后，提出了研究观点，以供未来发展。