XiaoMi-AI文件搜索系统
World File Search SystemdBm
具有 1.7 dBm 输出功率和 45 dB 基波抑制的 E 波段 CMOS 频率四倍频器
摘要：本文介绍了一种采用40nm CMOS工艺的E波段四倍频器。该电路采用两个推推式倍频器和两个单级中和放大器。倍频器采用伪差分B类偏置共源共栅拓扑结构，提高了反向隔离度和转换增益。采用中和技术可同时提高放大器的稳定性和功率增益。堆叠变压器用于单端到差分转换以及输出带通滤波。输出带通滤波器可提高四次谐波的输出功率，同时抑制不需要的谐波，特别是二次谐波。核心芯片尺寸为0.23mm2，功耗为34mW。测得的四次谐波在76GHz时实现了1.7dBm的最大输出功率，峰值转换增益为3.4dB。对于 74 至 82 GHz 的频谱，基波和二次谐波抑制分别超过 45 dB 和 20 dB。
21.56 dBm 四路电流合成功率放大器...
摘要 本文介绍了一种采用 65 nm CMOS 工艺的四路电流合成 Ka 波段功率放大器 (PA)。采用基于对称传输线的四路电流合成器和输出变压器，将高负载阻抗 (4* 푍 퐿 ) 传输到每个功率单元所需的 푍 표푝푡。此外，还优化了级间/输入灵活匹配变压器和功率分配器以提高性能。基于上述方法，功率放大器在 35GHz 时的小信号增益约为 24.12 dB，饱和输出功率为 21.56 dBm，峰值功率附加效率为 27.3%。关键词：四路电流合成、功率放大器、传输线合成器、柔性变压器 分类：微波和毫米波器件、电路和硬件
可重新配置的非均匀功率组合V波段PA，+17.9 dbm PSAT和26.5％的PAE在16 nm Finfet CMOS
摘要 - 本文介绍了双模式V波段功率放大器（PA）的设计，该功率放大器（PA）使用负载调制提高了功率退回（PBO）时的效率。PA利用可重新选择的两/四向电源组合器来实现两种离散的操作模式 - 满足功率和后退功率。Power Combiner采用了两种技术来进一步提高PBO的PA效率：1）使用具有不均匀转弯比的变压器的使用，以减少对两种模式和2模式之间的PA内核的阻抗差异的差异）使用拟议的开关方案，以消除与背部功率模式相关的泄漏电感（bpm）。两阶段PA的峰值增益为21.4 dB，分数BW（FBW）为22.6％（51-64 GHz）。在65 GHz时，PA的P SAT为 + 17.9 dBm，OP 1 dB为 + 13.5 dBm，峰值功率增加了效率（PAE），在全功率模式下为26.5％。在BPM中，测得的P SAT，OP 1 dB和峰值PAE分别为 + 13.8 dBm， + 9.6 dBm和18.4％。在4.5 dB后退时，PAE的点数增加了6％。PA能够在平均P OUT/PAE分别 + 13 dbm/13.6％的情况下扩增6 GB/S 16-QAM调制信号，EVM RMS为-20.7 dB。此PA在16 nm的FinFET中实施，占0.107 mm 2的核心面积，并在0.95-V电源下运行。
具有共栅极跨导的 1-V 4-mW 差分折叠混频器，采用多反馈实现 18.4-dB 转换增益、+12.5-dBm IIP3 和 8.5-dB NF
摘要 — 本文报道了一种新型差分折叠混频器，该混频器采用多重反馈技术来提高性能。具体而言，我们引入了电容交叉耦合 (CCC) 共栅 (CG) 跨导级，通过提高有效跨导来改善低功耗下的噪声系数 (NF)，同时通过抑制二阶谐波失真来提高线性度。通常，CCC 产生的环路增益会增加三阶互调 (IM3) 失真，从而降低输入参考三阶截点 (IIP3)。在这里，我们建议在 CCC CG 跨导器中加入正电容反馈和第二个电容反馈，不仅可以抑制 IM3 失真电流，还可以增加输入晶体管的设计灵活性。此外，正反馈还通过灵活的设计标准改善了输入阻抗匹配、转换增益和 NF。采用 0.13 µ m 工艺制作的原型机，所提出的混频器工作在 900 MHz，在 1 V 电压下功耗为 4 mW。测得的双边带 (DSB) NF 为 8.5 dB，转换增益 (GC) 为 18.4 dB，IIP3 为 + 12.5 dBm。