XiaoMi-AI文件搜索系统
World File Search System串行数据
SAA5290 单页经济型图文电视/电视微控制器
P1.0/INT1 45 端口 1：具有替代功能的 8 位开漏双向端口。P1.0/INT1 为外部中断 1，可在脉冲的上升沿和下降沿触发。P1.1/T0 为计数器/定时器 0。P1.2/INT0 为外部中断 0。P1.3/T1 为计数器/定时器 1。P1.6/SCL 为 I 2 C 总线的串行时钟输入。P1.7/SDA 为 I 2 C 总线的串行数据端口。
Kneron KL720 系列 AI SoC 初步数据表
2.7 I2C KL720 系列中的 I2C 可配置为作为 I2C 总线上的主设备或从设备。主设备是启动总线上的数据传输并生成时钟信号以允许传输的设备。在这些传输期间，任何寻址设备都被视为从设备。数据通过缓冲接口从 I2C 总线发送和接收。两条线，串行数据 (SDA) 和串行时钟 (SCL)，在连接到总线的设备之间传输信息。
EN25QX256A (2S)
写保护 (WP#) 写保护 (WP#) 引脚可用于防止写入状态寄存器。与状态寄存器的块保护 (CMP、TB、BP3、BP2、BP1 和 BP0) 位以及状态寄存器保护 (SRP) 位一起使用，可以对部分或整个内存阵列进行硬件保护。WP# 功能仅适用于标准 SPI 和双 SPI 操作，在四路 SPI 期间，此引脚为四路 I/O 操作的串行数据 IO (DQ 2)。保持 (HOLD#) HOLD# 引脚允许在设备被主动选择时暂停设备。当 QE=0（默认）和 HRSW=0（默认）时，HOLD# 引脚启用。当 HOLD# 被拉低时，CS# 为低，DO 引脚将处于高阻抗状态，DI 和 CLK 引脚上的信号将被忽略（无关）。当多个设备共享相同的 SPI 信号时，保持功能非常有用。 HOLD# 功能仅适用于标准 SPI 和 Dual SPI 操作，在 Quad SPI 期间，此引脚为 Quad I/O 操作的串行数据 IO（DQ 3）。 RESET（RESET#） RESET# 引脚允许在设备被主动选择时对其进行复位。当 QE=0（默认）和 HRSW=0（默认）时，RESET# 引脚被禁用。 硬件复位功能仅适用于标准 SPI 和 Dual SPI 操作，在 Quad SPI 期间，此引脚为 Quad I/O 操作或 Quad Output 操作的串行数据 IO（DQ3）。对于 SOP16 封装，RESET# 引脚是专用的硬件复位引脚，与设备设置或操作状态无关。如果不使用硬件复位功能，此引脚可以悬空或连接到系统中的 V CC 。将 RESET# 设置为低电平最短 1us（t HRST ）将中断任何正在进行的指令，使设备处于初始状态。 RESET# 恢复高电平后，设备可以在 28us（t HRSL ）内再次接受新指令。
AN10211 TJA1040 高速 CAN 收发器
图 2 中的框图描述了 ECU 的内部结构。通常，ECU 由独立收发器（此处为 TJA1040）和集成 CAN 控制器的主机微控制器组成，由电压调节器供电。虽然高速 CAN 收发器需要 +5 V 电源电压来支持 ISO11898 总线电平，但新的微控制器产品越来越多地使用 3.3 V 等较低电源电压。在这种情况下，微控制器电源需要专用的 3.3 V 电压调节器。协议控制器通过串行数据输出线 (TXD) 和串行数据输入线 (RXD) 连接到收发器。收发器通过其两个总线端子 CANH 和 CANL 连接到总线线路，这两个总线端子提供差分接收和发送功能。对于 TJA1040，引脚 STB 连接到主机微控制器的 I/O 引脚，用于操作模式控制。可以使用引脚 SPLIT 进一步改进分裂终端方法，以实现共模电压的直流稳定（第 4.4 节）。
ESD3520系列飞机综合监控系统（AIMS）
输出信号类型 串行数据：差分线路驱动器产生两个哈佛双相通道，电平为 RS-422-A。每秒最多可传输 256 个字。提供其他速度选项。每字 12 位 - 11 位数据加奇校验位 (LSB) B.I.T.E。：集电极开路输出提供 ESD3521A 一般故障状态。记录器控制：集电极开路输出提供记录器的开/关控制。传感器电源：+5V，50mA 电源用于外部电位计。
LED 像素和灯条的电池供电
LED 灯带对从哪一侧接收电源没有要求，只要求接收数据。如果情况真的需要，您可以在灯带的输出端连接电池组（如果使用二极管，则带二极管）然后从输入端的 + 和 - 连接为 Arduino 供电（以及串行数据和时钟信号）。但是不建议这样做，因为电压会沿着灯带的长度略有下降，并且 Arduino（应该运行所有功能）会在电池耗尽时更快耗尽。在靠近电池的地方为 Arduino 供电可确保电压正常，从而尽可能长时间保持控制。
SHT1x / SHT7x
2.2.2 串行数据 (DATA) DATA 三态引脚用于将数据传入和传出设备。DATA 在下降沿后发生变化，并在串行时钟 SCK 的上升沿有效。在传输过程中，DATA 线必须在 SCK 为高电平时保持稳定。为避免信号争用，微控制器应仅将 DATA 驱动为低电平。需要外部上拉电阻（例如10 kΩ）将信号拉高。（见图 2）上拉电阻通常包含在微控制器的 I/O 电路中。有关详细的 IO 特性，请参阅表 5。(1) 每个 SHTxx 都经过测试，在 25 °C (77 °F) 和 48 °C (118.4 °F) 下完全符合 RH 精度规格 (2) 默认测量分辨率 14 位（温度）和 12 位（湿度）可通过状态寄存器降低到 12 位和 8 位。
idls 集成 - CP Technologies
综合数据链路系统 (IDLS MK-II) 是一种先进的单机数字数据链路系统，专为对尺寸、重量和功率 (SWaP) 敏感的中大型平台的远程操作而设计。作为当今已知的大多数要求的有效解决方案，这种先进的系统采用开放式架构，并支持全双工宽带、数字链路、纠错技术和上行链路 (UPL) 和下行链路 (DNL) 信道中的高速通信。IDLS MK-II 可以从大多数可用传感器下行实时视频图像、LAN、串行数据和信息。它将成熟的技术和标准与先进的算法相结合，为最恶劣的条件提供可靠性和高性能。
idls 集成 - CP Technologies
综合数据链路系统 (IDLS MK-II) 是一种先进的单一单元数字数据链路系统，专为对尺寸、重量和功率 (SWaP) 敏感的中大型平台的远程操作而设计。作为当今已知的大多数要求的有效解决方案，此先进系统采用开放式架构，并支持全双工宽带、数字链路、纠错技术和上行链路 (UPL) 和下行链路 (DNL) 信道中的高速率通信。IDLS MK-II 可以从大多数可用传感器下行实时视频图像、LAN、串行数据和信息。它将成熟的技术和标准与先进的算法相结合，为最恶劣的条件提供可靠性和高性能。
idls 集成 - CP Technologies
综合数据链路系统 (IDLS MK-II) 是一种先进的单机数字数据链路系统，专为对尺寸、重量和功率 (SWaP) 敏感的中大型平台的远程操作而设计。作为当今已知的大多数要求的有效解决方案，这种先进的系统采用开放式架构，并支持全双工宽带、数字链路、纠错技术和上行链路 (UPL) 和下行链路 (DNL) 信道中的高速通信。IDLS MK-II 可以从大多数可用传感器下行实时视频图像、LAN、串行数据和信息。它将成熟的技术和标准与先进的算法相结合，为最恶劣的条件提供可靠性和高性能。