XiaoMi-AI文件搜索系统
World File Search System共享存储器
英飞凌航空航天和国防存储器解决方案
值得信赖的太空应用供应商 太空平台需要可靠、安全且强大的内存解决方案，能够承受恶劣的操作环境。这些计算密集型应用对内存性能和密度的要求越来越高，以处理来自多个传感器和处理器节点的大量数据。英飞凌的辐射硬空间内存经过 QML-V 认证，可满足太空应用的可靠性、性能和生命周期要求。我们的空间内存解决方案可增强整体系统计算极限，同时提供尺寸、重量和功率 (SWaP) 优势和更大的设计灵活性。
高密度安全存储器 DDR2 SDRAM
128MB 64M x 16 W3H64M16E-XB2X 400-667 1.8 79 PBGA 11 毫米 x 14 毫米 C、I、M 256MB 2 x 64M x 16 W3H264M16E-XB2X 400-667 1.8 79 PBGA 11 毫米 x 14 毫米 C、I、M 256MB 32M x 64 W3H32M64E-XBX 400-667 1.8 208 PBGA 16 毫米 x 20 毫米 C、I、M 256MB 32M x 72 W3H32M72E-XBX 400-667 1.8 208 PBGA 16 毫米 x 20 毫米 C、I、M 512MB 64M x 64 W3H64M64E-XBX 400-667 1.8 208 PBGA 16 毫米 x 20 毫米 C、I、M 512MB 64M x 72 W3H64M72E-XBX 400-667 1.8 208 PBGA 16 毫米 x 20 毫米 C、I、M 512MB 64M x 72 W3H64M72E-XBXF 400-667 1.8 208 PBGA 16 毫米 x 20 毫米 C、I、M 1GB 128M x 72 W3H128M72E-XSBX 400-667 1.8 208 PBGA 16 毫米 x 22 毫米 C、I、M 1GB 128M x 72 W3H128M72E-XNBX* 400-667 1.8 208 PBGA 16 毫米 x 22 毫米 C、I、M
基于 Si/SiGe 的单晶体管存储器...
存储单元：• 可能实现高能效、可扩展性和集成密度，• 将与 CMOS 集成用于控制和读出电子设备 - 根据量子计算的需求设计和制造存储阵列，旨在满足需要在宽温度范围内操作的神经形态计算应用。
四路串行持久性 SRAM 存储器
SRAM 闪存 EEPROM MRAM 非易失性 − √ √ √ 写入性能 √ − − √ 读取性能 √ − − √ 耐久性 √ − − √ 功率 − − − √ MRAM 是一种真正的随机存取存储器；允许在内存中随机进行读取和写入。MRAM 非常适合必须存储和检索数据而不会产生较大延迟损失的应用程序。它提供低延迟、低功耗、无限耐久性和可扩展的非易失性存储器技术。 ASxxxx208 具有串行外设接口 (SPI)。SPI 是一种同步接口，它使用单独的数据和时钟线路来帮助保持主机和从机的完美同步。时钟告诉接收器何时对数据线上的位进行采样。这可以是时钟信号的上升沿（从低到高）或下降沿（从高到低）或两个沿；有关更多详细信息，请参阅本数据表中的指令序列。当接收器检测到正确的边沿时，它可以锁存数据。 ASxxxx208 用双 CS# 连接两个四通道 SPI 设备，提供 8 位 I/O 数据路径。每个设备都可以使用自己的寄存器组进行配置和独立操作，由单独的 CS# 进行管理。ASxxxx208 采用 96 球 FBGA 封装。该封装具有单独的球，用于 CS1#、CLK1# 和 INT1（双四通道 SPI 设备 1）以及 CS2#、CLK2# 和 INT2（双四通道 SPI 设备 2）。该封装与类似的低功耗易失性和非易失性产品兼容。
10T SRAM 存储器单元的设计
1. 简介 当今社会，微电子技术被广泛应用于各种设备中。电子设备在世界范围内的快速普及，促使人们开始审视新技术，尤其是存储器。存储器越来越多地用于生物、无线和可实现设备中。存储器的各个部分在现代 VLSI 系统中组织起来。半导体存储器是 VLSI 架构不可或缺的一部分。RAM（随机存取存储器）有两种形式：SRAM（静态随机存取存储器）和 DRAM（动态随机存取存储器）[2]。动态一词表示理想存储电容器的电荷必须定期刷新，这就是 DRAM 很少使用的原因。为了提高稳定性和功耗，已经提出了许多SRAM单元设计，但传统的6T单元仍然提供了尺寸和性能的良好平衡，因为传统的6T单元具有非常紧凑和简单的结构，但是其操作电压最小并且受到相互冲突的读写稳定性要求的限制，因此它不用于超低电压操作。有几种针对存储器单元的设计提案以提高速度和功率，其中一种技术专注于提高SNM的低功耗（其他存储器配置（7T，8T，9T）各有优缺点）[1]。六个MOSFET组成一个典型的SRAM单元。四个晶体管（PM0，PM1，NM0和NM1）存储一位并形成两个交叉耦合的反相器。有两种稳定状态，用数字 0 和 1 表示。传统的 6T 单元很简单，但在低压下稳定性较差，因此我们努力通过各种方法提高其读写稳定性，例如双轨电源、负位线、带动态反馈管理的单位线等。然而，为了正常运行，6T SRAM 的
高密度安全存储器 DDR3 SDRAM
4GB 512M x 64 W3J512M64X-XPB2X 800-1600 K=1.35，G=1.5 543 PBGA 23 毫米 x 32 毫米 C、I、M 4GB 512M x 72 W3J512M72X-XPB2X 800-1600 K=1.35，G=1.5 543 PBGA 23 毫米 x 32 毫米 C、I、M 4GB 512M x 64 W3J512M64X-XLB2X 800-1600 K=1.35，G=1.5 543 PBGA 23 毫米 x 32 毫米 C、I、M 4GB 512M x 72 W3J512M72X-XLB2X 800-1600 K=1.35，G=1.5 543 PBGA 23 毫米 x 32 毫米 C、I、M 4GB 高清 512M x 64 W3J512M64X(T)-XHDX 800-1600 K=1.35，G=1.5 399 PBGA 14 毫米 x 21.5 毫米 C、I、M 4GB 高清 512M x 72 W3J512M72X(T)-XHDX 800-1600 K=1.35，G=1.5 399 PBGA 14 毫米 x 21.5 毫米 C、I、M 8GB 8GB x 64 W3J1G64X-XPBX 800-1600 K=1.35，G=1.5 543 PBGA 24 毫米 x 32 毫米 C、I、M 8GB 8GB x 72 W3J1G72X-XPBX 800-1600 K=1.35，G=1.5 543 PBGA 24 毫米 x 32 毫米 C、I、M
机器学习中的神经网络：共享还是不共享......
权重共享是卷积神经网络及其成功背后的支柱之一。然而，在大脑等物理神经系统中，权重共享是不切实际的。这种差异提出了一个基本问题：权重共享是否必要。如果是，精度要达到什么程度？如果不是，有什么替代方案？本研究的目的是调查这些问题，主要通过放宽权重共享假设的模拟。从神经回路中汲取灵感，我们探索了自由卷积网络和具有可变连接模式的神经元的使用。使用自由卷积网络，我们表明，虽然权重共享是一种实用的优化方法，但它并不是计算机视觉应用中的必需品。此外，当使用正确翻译的数据（类似于视频）进行训练时，自由卷积网络的性能与标准架构中观察到的性能相匹配。在平移增强数据的假设下，自由卷积网络学习平移不变的表示，从而产生一种近似形式的权重共享。© 2020 作者。由 Elsevier Ltd. 出版。这是一篇根据 CC BY-NC-ND 许可协议 ( http://creativecommons.org/licenses/by-nc-nd/4.0/ ) 开放获取的文章。
