本文件中提供的信息被认为是准确可靠的。但是,江苏杰杰微电子有限公司对未考虑此类信息或超出此类信息范围使用所造成的后果不承担任何责任。本文件中提及的信息如有更改,恕不另行通知,除非签署协议,否则江苏杰杰将遵守协议。本文件中提供的产品和信息不侵犯专利。江苏杰杰对因使用此类产品和信息而可能侵犯第三方其他权利的行为不承担任何责任。本文件取代并替换了之前提供的所有信息。
本文档中提供的信息被认为是准确可靠的。但是,江苏杰杰微电子有限公司对未考虑此类信息或超出此类信息范围使用而造成的后果不承担任何责任。本文档中提到的信息如有更改,恕不另行通知,除非签署协议时,江苏杰杰遵守协议。本文档中提供的产品和信息不侵犯专利。江苏杰杰对因使用此类产品和信息而可能导致的任何侵犯第三方其他权利的行为不承担任何责任。本文档取代并替换了之前提供的所有信息。是江苏杰杰微电子有限公司的注册商标。版权所有©2023 江苏杰杰微电子有限公司印刷保留所有权利。
可控硅整流器 (SCR) 因其对 ESD 应力的高稳定性而成为最具吸引力的 ESD 防护元件 [1]。然而,传统 SCR 器件具有较高的触发电压 (Vt1) 和较低的维持电压 (Vh) [2,3]。因此,它无法在大多数电路中提供有效的 ESD 防护。为了解决这些问题,许多基于局部的改进 ESD 防护方案被提出,例如改进型横向 SCR (MLSCR)、低触发 SCR (LVTSCR) 和二极管串触发 SCR (DTSCR) [4,5]。其中,DTSCR 能够实现非常低且灵活的触发电压,近年来许多基于 DTSCR 的改进结构被提出。例如,Chen、Du 等人提出了一种称为 LTC-DTSCR 的新型 DTSCR [6]。 LTC-DTSCR通过抑制DTSCR寄生SCR的触发,进一步降低了触发电压。但DTSCR结构相对较高的过冲电压和较慢的导通速度限制了其在充电器件模型(CDM)保护中的应用[7]。此外,DTSCR不适用于2.5 V及以上电路的ESD防护,因为触发二极管数量的增加会因达林顿效应而导致较大的漏电和闩锁风险。LVTSCR与传统SCR存在同样的问题:触发电压过高,难以调整以适应先进CMOS工艺的ESD设计窗口。目前,[8,9]中已提出了几种改进的LVTSCR结构,但它们均侧重于提高保持电压,这些器件的触发电压仍然较高(~8 V)。此外,还有许多新型SCR结构被提出。 Lin 等通过在 SCR 中引入两个栅极,实现了低触发电压、低漏电、低寄生电容的新型 SCR 器件 [10],但需要外部 RC 电路辅助触发,会造成巨大的额外面积消耗。P. Galy 等将 SCR 嵌入 BIMOS 中 [11],实现了超紧凑布局、低触发电压、低导通电阻,但其保持电压较低,如果施加的电压域较高,会增加闩锁风险。
静电放电 (ESD) 引起的损坏是集成电路的主要失效之一。在当今集成电路所采用的 7nm FinFET 工艺中,由于 FinFET 栅极氧化层的厚度减小以及高 k 电介质的可靠性较低,在静电放电 (ESD) 冲击下极其脆弱[1-3],并且遭遇非致命的 ESD 冲击后,ESD 保护性能会逐渐下降[4,5]。一些 ESD 建模和仿真技术已被用于 FinFET 工艺,以帮助分析 ESD 冲击下的 ESD 保护特性[6-9]。ESD 保护二极管被认为是一种很有前途的 ESD 保护器件[6-8]。具有高鲁棒性的二极管串硅控整流器 (DSSCR) 也被认为是以前技术节点的 ESD 保护装置 [ 10 – 15 ],但由于其高漏电和闩锁的较大回弹,它不再适用于 7 nm 技术。FinFET 工艺的 ESD 设计仍然是一个巨大的挑战。目前还没有一种具有足够低触发电压 (Vt) 和高故障电流 (It2) 的高鲁棒性 ESD 保护装置。在本文中,我们提出了一种基于 7 nm FinFET 工艺的新型硅控整流器嵌入式二极管 (SCR-D)。制造并分析了具有不同关键设计的这种保护的特性。
所有产品规格和数据如有变更,恕不另行通知。对于本数据表中提供的文档和材料,江苏吉莱微电子有限公司不保证或承担对本文披露的任何产品或技术的准确性、完整性的任何法律责任。本文件或江苏吉莱微电子有限公司的任何行为均不以明示或暗示的方式、禁止反言的方式授予任何知识产权许可。本文所示的产品并非设计用于医疗、救生或维持生命的应用,除非。客户使用或销售未明确表明用于此类应用的江苏吉莱微电子有限公司产品,风险完全由其自行承担,并同意对江苏吉莱微电子有限公司因此类使用或销售而产生或导致的任何损害进行全额赔偿。在法律允许的最大范围内,江苏吉莱微电子有限公司不承担因使用或应用本文描述的任何产品或本文提供的任何信息而产生的任何及所有责任。产品规格不会扩大或以其他方式修改江苏吉来微电子有限公司的采购条款和条件,包括但不限于其中表达的适用于这些产品的保证。江苏吉来微电子有限公司致力于提供高质量、高可靠性的产品。然而,任何半导体产品都存在一定的故障概率。这些概率性故障可能会引发危及人身安全的事故或事件,从而引起烟雾或火灾,或可能导致其他财产损失。在设计设备时,应采取安全措施,以避免发生此类事故或事件。这些措施包括但不限于安全设计的保护电路和防错电路、冗余设计和结构设计。
注意 在没有设备规格表确认的情况下,夏普对使用目录、数据手册等中所示的任何夏普设备的设备可能出现的任何缺陷概不负责。除非特别说明,本页列出的型号符合欧盟 RoHS 指令*。有关详细信息,请联系夏普。 *欧盟 RoHS 指令:欧盟立法限制使用铅、镉、六价铬、汞、特定溴化阻燃剂 (PBB 和 PBDE) 和邻苯二甲酸酯 (DEHP、BBP、DBP、DIBP)。在使用任何夏普设备之前,请联系夏普以获取最新的设备规格表。
随着集成电路规模的不断缩小,静电放电 (ESD) 已成为影响集成电路可靠性的关键因素。[1] 目前,超过三分之一的芯片损坏与 ESD 有关,迫切需要可靠有效的 ESD 防护设计。ESD 防护设计存在许多难点,例如在期望高稳健性和小尺寸的同时满足设计窗口。传统的 ESD 防护器件例如 GGNMOS、二极管、NPN 和 RC 电源钳位通常占用大量的芯片面积。[2] 为了减轻集成电路中每个 I/O 引脚的 ESD 防护对硅片的消耗,可控硅 (SCR) 因其最高的稳健性和最小的尺寸成为各种 ESD 防护器件中最具吸引力的选择。[3] 然而,SCR 固有的再生反馈机制会导致深度回跳和相对较小的保持电压,造成闩锁效应。 [4] 另外,随着保持电压的提高,ESD器件的瞬态功耗必然增大,导致ESD故障电流(It2)急剧下降。因此,在保持足够高的故障电流的同时提高保持电压是极其困难的。人们致力于提高SCR的保持电压。[5-8] 最简单的方案是扩大SCR阳极和阴极之间的距离,[5] 但这种方法效率低,不足以实现闩锁效应。
JST12 系列三端双向可控硅具有很强的承受大电流冲击负载的能力,提供高 dv/dt 率,具有很强的抗电磁干扰能力。三象限产品具有高换向性能,特别推荐用于电感负载。JST12A 提供额定绝缘电压为 2500V RMS,JST12F 提供额定绝缘电压为 2000V RMS,从所有三个端子到外部散热器