XiaoMi-AI文件搜索系统
World File Search System寄生电容
F-CVD系统制备DMDMOS的间隙填充特性和薄膜特性
为了实现大规模集成，在半导体衬底上制造的集成电路需要多层金属互连，以将半导体芯片上的半导体器件的离散层电连接起来。不同层级的互连由各种绝缘层或介电层隔开，这些绝缘层或介电层通过蚀刻孔将一层金属连接到下一层金属。随着特征尺寸的缩小和芯片上晶体管密度的进一步增加，后端铝互连的电阻和寄生电容已成为限制高性能集成电路 (IC) 电路速度的主要因素。1-2) 通过减小绝缘层的厚度，金属线之间的层内和层间电容会增加，因为电容与线之间的间距成反比。随着电容的增加，电阻-电容 (RC) 时间延迟会增加。增加 RC 时间延迟会降低电路的频率响应并增加信号通过电路的传播时间，从而对
超低功率 K 波段 22.2 GHz 至 26.9 GHz 电流...
摘要：本文提出了一种具有宽调谐范围的超低功耗 K 波段 LC-VCO（压控振荡器）。基于电流复用拓扑，利用动态背栅偏置技术来降低功耗并增加调谐范围。利用该技术，允许使用小尺寸的交叉耦合对，从而降低寄生电容和功耗。所提出的 VCO 采用 SMIC 55 nm 1P7M CMOS 工艺实现，频率调谐范围为 22.2 GHz 至 26.9 GHz，为 19.1%，在 1.2 V 电源下功耗仅为 1.9 mW–2.1 mW，占用核心面积为 0.043 mm 2 。在整个调谐范围内，相位噪声范围从 -107.1 dBC/HZ 到 -101.9 dBc/Hz (1 MHz 偏移)，而总谐波失真 (THD) 和输出功率分别达到 -40.6 dB 和 -2.9 dBm。
B.E.电子和仪器工程B.E.电子和仪器工程
CMOS电路，寄生电容，MOS缩放技术，闩锁，匹配问题，布局中常见的质心几何形状。用于逻辑，算术和顺序块设计的数字电路设计样式；使用逻辑工作的设备尺寸；定时问题（时钟偏斜和抖动）和时钟分布技术；能源消耗的估计和最小化；功率延迟权衡，互连建模；内存体系结构，内存电路设计，感官放大器；集成电路测试的概述。基本和级联的NMOS/PMOS/CMOS增益阶段，差分放大器以及高级OPAMP设计，设备的匹配，错配分析，CMRR，PSRR和SLEW速率问题，偏移电压，高级电流镜；电流和电压参考设计，共同模式反馈电路，频率响应，稳定性和噪声问题；频率补偿技术。
采用磁控溅射层间电介质直接形成 n+ 工艺，用于自对准共面氧化铟镓锌薄膜晶体管
具有交错结构（例如蚀刻停止 (ES) 和背沟道蚀刻 (BCE) 结构）的铟镓锌氧化物 (IGZO) 薄膜晶体管 (TFT) 已被证明可用作平板显示器中的电路器件 [1,2]。然而，由于栅极和源/漏极 (S/D) 电极之间的重叠，这些交错结构器件不可避免地具有较大的寄生电容，从而导致 TFT 器件的工作速度较低。自对准 (SA) 共面结构是克服该寄生电容问题的一种有前途的解决方案 [3]。形成导电的 n + -IGZO 以获得有源 S/D 区和 S/D 电极之间的欧姆接触是 SA 共面器件的重要工艺。已经提出了许多用于该工艺的方法，并且制备的 IGZO 器件具有良好的性能。通常使用等离子体处理（Ar、H2 等）[4,5] 和深紫外（DUV）照射 [6] 。然而，这些解决方案需要一个额外的步骤，如图 1a 所示，这会导致额外的工艺成本。在 SiO2 栅极绝缘体（GI）过蚀刻期间形成 n + -IGZO 是一种简单的方法 [7,8]。然而，当 GI 蚀刻等离子体可以蚀刻 IGZO 薄膜时，这种方法并不适用。最近，已经证明通过简单地涂覆有机层间电介质（ILD）可以形成 n + -IGZO 区域，并且获得了 24 Ω·cm 的沟道宽度归一化 S/D 串联电阻（R SD W）[9]。本报告展示了在 ILD 沉积过程中形成 n + -IGZO 区域的可能性。基于这个想法，其他制造低 R SD W SA 共面 IGZO TFT 的新方法值得研究。在这项工作中，我们使用磁控溅射工艺沉积 SiO x ILD 并同时为 SA 共面 IGZO TFT 形成 n + -IGZO 区域。这样，ILD 沉积和 n + 形成可以合并为一个步骤，如图 1b 所示。制造的器件具有相当低的 R SD W 。降低 IGZO 薄膜的机制
基于 SRAM 的 FPGA 中的布线延迟建模
FPGA 设计的一个关键方面是其布线架构，它包括用于互连器件逻辑块的资源。在早期的 FPGA [1] 中，互连主要由跨越一个逻辑块长度或宽度的短线段组成。可以通过可编程布线开关将两个或多个短线段连接在一起来形成较长的线段。虽然这种方法可以很好地利用线段，因为没有可能浪费在短连接上的长线段，但要求长连接通过多个串联开关会严重影响速度性能。这是因为基于 SRAM 的 FPGA 通常使用传输晶体管来实现布线开关，而这种开关具有很大的串联电阻和寄生电容。为了解决这些问题，最近提出了一种用于互连的布线开关，用于将两个或多个短线段连接在一起的布线开关。
甚高频直流的设计考虑因素...
摘要 — 本文件介绍了在 VHF 范围（30-300 MHz）频率下工作的直流-直流转换器设计的几个方面。设计考虑是在开关频率为 100 MHz 的直流-直流转换器的背景下进行的。详细探讨了栅极驱动器、整流器和控制设计，并提供了完整转换器的实验测量以验证设计方法。栅极驱动器是一种自振荡多谐振电路，可显著降低门控功率，同时确保半导体开关的快速开关转换。整流器是一种谐振拓扑，可吸收二极管寄生电容，并设计为在开关频率下呈现电阻性。该电路中储能元件（电感器和电容器）的尺寸很小，可实现快速启动和关闭，并具有相应的高控制带宽。这些特性在高带宽滞后控制方案中得到利用，该方案可在高达 200 kHz 的频率下调节转换器的开启和关闭。
2.4GHz低噪声放大器（LNA）的优化设计
2.2 单端 LNA 设计（共源共栅电感源极衰减） 图 1 显示了一个单端 LNA，该电路结构利用连接到源极处的晶体管 M 1 的电感 (LS )（电感源极衰减）[4]。这种结构的优点是设计人员可以通过选择适当的电感来灵活地控制输入阻抗实部的值。此外，为了减少调谐输出和调谐输入之间的相互作用，使用了级联晶体管 M 2 。偏置电路由形成电流镜的晶体管 M 1 和 M 3 实现。选择 M 3 以获得偏置电路的最小功率开销。使用电感 L d 的原因是为了与输出负载产生谐振以获得最大的输出功率传输。此外，通过设计更宽的 W 2 来权衡共源增益和增加第 2 个晶体管 (M 2 ) 的寄生电容。此外，晶体管 M 2 有助于降低米勒效应 (C gd1 ) 以及 S 21 [4]。等效电流
已发表版本的引用（APA）：Takahashi, M., Jørgensen, JK, Jørgensen, AB, Munk-Nielsen, S., & Uhrenfeldt, C. (2023)。热循环失败
摘要 — 如果可以在 3D 模型上评估模块的结构弱点，则无需物理原型即可对电源模块进行可靠性结构优化。在本研究中，研究了 3D 热应力模拟作为中压电源模块热循环测试 (HCT) 故障点的预测工具。该模块具有两种不同陶瓷（Al2O3 和 AlN）的多层结构，以减少寄生电容。在这个结构复杂的模块中，实际测试样品的故障点与 3D 模拟中的热机械应力的弱点相重合。热循环测试（125/-40°C）用于模拟和测试。模块的故障点主要是 HCT 100 次循环后铜从 AlN 基板表面剥离。剥离位置与模拟中的点相匹配，模拟结果具有两个特征，即高剥离应力点和铜图案的高形状变形。这一观察结果适用于仅与陶瓷连接的铜图案，而与其他相邻层连接的铜图案则不遵循这一趋势。索引术语 —10kV SiC-MOSFET 功率模块、热循环、3D 建模、有限元方法、热机械应力
MC1408−8 8位乘法D/A转换器
电路描述 MC1408-8 由一个参考电流放大器、一个 R-2R 梯形放大器和 8 个高速电流开关组成。对于许多应用，只需要添加一个参考电阻和参考电压。开关在操作时为非反相；因此，输入的高状态会打开指定的输出电流分量。开关使用电流转向来实现高速，并使用由有源负载增益级和单位增益反馈组成的终端放大器。终端放大器在切换期间将梯形放大器的寄生电容保持在恒定电压，并为梯形放大器的所有支路提供相等电压的低阻抗终端。R-2R 梯形放大器将参考放大器电流分成二进制相关分量，这些分量被馈送到等于最低有效位的剩余电流。该电流被分流至地，最大输出电流为参考放大器电流的 255/256，如果 NPN 电流源对完全匹配，则 2.0 mA 参考放大器电流的最大输出电流为 1.992 mA。
具有电力平滑功能的太阳能发电系统
摘要：环境条件对太阳能发电系统 (SPGS) 的输出功率有显著影响，进而影响配电网络的稳定性和可靠性。本文建议在 SPGS 中使用功率平滑功能。太阳能电池阵列、电池组、双输入降压-升压直流-交流逆变器 (DIBBDAI) 和升压功率转换器 (BPC) 组成了建议的 SPGS。DIBBDAI 集成了直流-交流功率转换、降压和升压功能。在电池组和太阳能电池阵列之间，BPC 用作电池充电器。对于建议的 SPGS，只需一个功率级即可将太阳能电池阵列或电池组的直流电转换为交流电。此外，太阳能电池阵列使用单个功率级为电池组充电。这提高了太阳能电池阵列、电池组和公用事业的功率转换效率。为了稳定 SPGS 的输出功率，当太阳能电池阵列的输出功率发生显著波动时，电池组会充电或放电。此外，太阳能电池阵列的寄生电容引起的漏电流可以通过 DIBBDAI 抑制。建议的 SPGS 电源转换接口可减少漏电流、平滑功率波动并提高电源效率。为了确认建议的 SPGS 的功能，完成了硬件原型。