摘要:黑磷(BP)在电子和光电子应用方面表现出巨大的潜力,然而如何保持BP器件在整个温度范围内的稳定性能仍然是一个难题。本文展示了一种在原子层沉积AlN/SiO 2 /Si衬底上制备的新型BP场效应晶体管(FET)。电学测试结果表明,与传统SiO 2 /Si衬底上制备的BP FET相比,AlN衬底上的BP FET具有更优异的电学性能。在77至400 K的温度范围内,它表现出5 × 10 8 的大开关电流比、< 0.26 V/dec的低亚阈值摆幅和1071 cm 2 V −1 s −1的高归一化场效应载流子迁移率。然而,当温度升至400 K时,SiO 2 /Si衬底上的BP FET不再具有这些稳定的电学性能;相反,SiO 2 /Si 衬底上的 BP FET 的电性能却急剧下降。此外,为了从物理上了解 AlN 衬底上 BP FET 的稳定性能,进行了低频噪声分析,结果表明 AlN 薄膜
基于Hybrid Inas Josephson连接(JJS)的超导电路在快速和超低功率消耗固态量子电子设备和探索新型物理现象的设计中起着主角的作用。常规上,使用INA制成的3D基材,2D量子井(QW)和1D纳米线(NWS)用于与混合JJS创建超导电路。每个平台都有其优点和缺点。在这里,提议将Inas-ins-on-insun-unsulator(Inasoi)作为开发超导电子产品的开创性平台。具有不同电子密度的半导体INA的表层呈现到Inalas变质的bu效中,有效地用作低温绝缘子,以将相邻的设备电气解除。JJ是使用Al作为超导体和具有不同电子密度的INA的。的开关电流密度为7.3μm-m-1,临界电压为50至80μV,临界温度与所使用的超导体的临界温度相当。对于所有JJS,开关电流都遵循带有平面外磁场的Fraunhofer样图案。这些成就使使用Inasoi可以使用高临界电流密度和出色的门控性能设计和制造表面暴露的Josephson场效果。
摘要:3D NAND闪存作为存储器计算的有力候选者,因其高计算效率而备受关注,其性能优于传统的冯·诺依曼体系结构。为确保3D NAND闪存真正融入存储器芯片的计算中,急需一种具有高密度和大开关电流比的候选者。本文,我们首次报道在双层Si量子点浮栅MOS结构中实现高密度多级存储的3D NAND闪存。最大的电容电压(CV)存储窗口为6.6 V,是单层nc-Si量子点器件的两倍。此外,在10 5 s的保持时间后可以保持5.5 V的稳定存储窗口。在充电过程中观察到明显的电导电压(GV)峰,进一步证实了双层Si量子点可以实现多级存储。此外,采用nc-Si浮栅的3D NAND闪存的开/关比可以达到10 4 ,表现出N型沟道耗尽工作模式的特征。经过10 5 次P/E循环后,存储窗口可以维持在3 V。在+7 V和-7 V偏压下,编程和擦除速度可以达到100 µs。我们将双层Si量子点引入3D NAND浮栅存储器,为实现存储器中的计算提供了一种新途径。
自旋转移扭矩磁盘磁盘随机记忆(STT-MRAM)是一项新兴技术,该技术旨在取代其不易作用,并且由于其不易作用,并且越来越改善功耗,高存储密度,快速的写作速度,强大的耐力和长期数据退休,因此可能会替代其不易启动性的闪光,DRAM和慢速SRAM。如图1A,STT-MRAM设备由铁电磁(FM)参考层(RL)组成,具有固定磁化方向,绝缘体隧道屏障(TB)和铁磁自由层(FL),具有可变的磁化方向。这三层的连接形成了磁性隧道连接(MTJ),由于这是单元的中心分量,因此整个结构被称为单个MTJ(SMTJ)。信息是基于出现的不同电阻水平存储的,当将FL磁化设置为平行(P)或反平行(AP)与RL磁化方向时。这些磁化状态之间的变化是通过通过与层堆栈平行的结构进行足够大的电流来实现的[1]。目前,STT-MRAM设备面临的挑战之一是它们的小型化是为了达到增加的存储密度,这将使它们用于更广泛的应用,从而扩大了对常规波动记忆的竞争力。该目标的主要途径是减小位单元大小,该大小主要由提供开关电流所需的接触尺寸确定。因此,降低电流和同样的电压,
该通道是通过电容耦合和在栅极电极上施加适当的偏压来实现的。然而,在传统 FET 架构中,卤化物钙钛矿在室温和低频(尤其是直流操作)下的电流调制具有挑战性,这主要是由于钙钛矿层的混合离子-电子特性。[2] 溶液处理的 FET 通常以累积模式工作,而传统的 Si 基晶体管则以反转模式工作,其中耗尽层将导电通道与半导体块体隔离。为了实现电流的栅极调制和累积模式下的大开关电流比,需要具有低离子浓度的钙钛矿层。在高离子浓度下,如图 1a 所示,无法形成累积通道,因为栅极场被移动离子屏蔽,如图 1b 所示。只有当栅极偏压足够大以至于离子无法完全屏蔽栅极场时,才能观察到场效应电流。因此,形成一个积累层,如图 1c 所示。溶液处理的钙钛矿中可移动离子的浓度估计为 10 25 m − 3 的数量级,[3,4] 导致表面电荷密度为几个 μ C cm − 2,例如甲基铵卤化铅的表面离子密度为 5 μ C cm − 2。[3] 当使用厚度为 200 nm 的典型 SiO 2 栅极电介质(相对介电常数,k = 3.9)时,如此大的密度需要施加大于 300 V 的栅极电压才能感应积累通道,但这是不切实际的,因为它会导致电介质击穿。因此,钙钛矿 FET 中的电流调制主要在低温下实现,此时离子电导率显著降低,或者在高频下使用脉冲模式操作,此时离子无法响应电场的快速变化。[5] 低温或高频操作严重限制了钙钛矿 FET 的实际应用。为了解决这些问题,人们尝试了材料改性,例如合成单晶微板、[6] 准二维纳米片 [7] 或多组分钙钛矿 [8,9]。然而,这些方法可能会损害高通量制造、可重复性或高效电荷传输。因此,减轻或补偿离子迁移率对于实现实用的钙钛矿基 FET 至关重要。在这里,我们建议使用能够诱导大表面电荷密度的介电材料,例如