XiaoMi-AI文件搜索系统
World File Search System控制脉冲
基于 FPGA 的量子比特控制器优化探索...
摘要 — 这项工作探索了优化基于 FPGA 的控制硬件的途径和目标，用于进行量子计算系统的实验，并作为当前经典和量子计算硬件交叉点的一些研究论文的介绍。随着基于超级位架构构建大规模错误或纠正数量的计算机的承诺，室温控制电子技术的创新需要带来这些数量实现成果。 QI CK（量子仪器控制套件）是一个基于 FPGA 的领先实验实验。然而，它与其他实验性量子计算架构的集成，特别是那些使用超高频 (SRF) 腔的架构，尚待探索。我们确定了用于优化超导位架构的电子控制的关键目标，并提供了控制脉冲波解决方案的一些初步结果。通过针对三维超导量子位设置进行优化，我们希望能够揭示经典计算方法中的一些要求，以充分发挥这个量子计算架构的潜力，并传达对该研究进展的兴奋。
通过增量脉冲重复实现时间高效的 Qudit 门......
摘要 — 当前构建量子计算机的努力主要集中在双态量子比特上，这通常涉及抑制随时可用的更高状态。在这项工作中，我们打破了这种抽象，并为广义 d 状态量子比特上的门合成了短持续时间控制脉冲。我们提出了增量脉冲重新播种，这是一种实用的方案，它通过使用以前的结果迭代播种优化器来引导最优控制软件获得最短持续时间的脉冲。我们通过对 transmons 上的一和两量子比特门进行显式脉冲优化，发现希尔伯特空间维数和门持续时间之间存在近线性关系。我们的结果表明，在实际感兴趣的领域中，量子比特操作比以前预期的要高效得多，并且有可能显着提高当前硬件的计算能力。索引术语 — 量子计算、量子比特、量子最优控制、脉冲合成
Quantum Computer Controller中功率侧通道漏洞的探索
对量子计算的迅速增长的兴趣也增加了使这些计算机免受各种物理攻击的重要性。不断增加量子计算机的储蓄数量和改进，这对于这些计算机运行具有高度敏感知识特性的新型算法的能力具有很大的希望。但是，在当今基于云的量子计算机设置中，用户缺乏对计算机的物理控制。物理攻击，例如数据中心恶意内部人士犯下的攻击，可用于提取有关这些计算机上执行的电路的敏感信息。这项工作显示了对量子计算机中基于功率的侧向通道攻击的首次探索和研究。探索攻击可用于恢复有关发送到这些计算机的控制脉冲的信息。通过分析这些对照脉冲，攻击者可以逆转电路的等效栅极级别的描述，并且正在运行的算法或将数据刻录到电路中。这项工作介绍了五种新型攻击，并评估了从基于云的量子计算机获得的控制脉冲信息。这项工作说明了如何和哪些电路可以恢复，然后又如何从量子计算系统上的新策划的侧通道攻击中进行防御。
生物物理神经网络的分布式在线估计
随着神经记录技术的进步，我们很快就能同时监测活体大脑中数百个相互连接的神经元的膜电位 [1]。这种高分辨率数据为开发实时闭环干预措施开辟了新的可能性，这些干预措施旨在治疗癫痫和帕金森氏症等神经兴奋性疾病 [2]。有效监测和控制脉冲系统的能力也影响着新兴的神经形态工程领域 [3]。良好的闭环控制设计通常需要可靠的模型估计，因此任何旨在控制神经活动的方法都必然涉及神经元模型的估计，这是一项不简单的任务。已经提出了许多用于批处理模式或离线估计神经元动力学的技术，例如 [4]、[5]、[6]、[7]。然而，活体大脑系统具有自适应性 [8]，因此在线估计方法是必要的，尤其是涉及实时应用时。为了满足这一需求，[9] 中最近提出了一种基于自适应观测器的电导型神经网络在线估计方法。自适应观测器的灵感来自 [10] 和 [11]，它以我们熟悉的递归最小二乘 (RLS) 算法 [12] 为基础，可以近似地跟踪缓慢变化的时变参数。基于 RLS 的自适应观测器的一个限制是观测器状态相对于参数数量迅速增加。更多的观测器状态需要更多的计算能力，这在尝试对包含数千个参数的大型神经网络模型进行在线估计时可能变得至关重要。在本文中，我们提出了一个分布式版本的线性参数估计
一个低温CMOS芯片，用于生成多个Qubits的控制信号
问题1 - 5。但是，有用的量子计算机将需要大量的高保真量子台和控制界面6 - 14，该界面6 - 14通过经典（通常在室温下）和量子（通常在低温温度下）域之间传递信号（图1a）。与经典处理器不同，量子cir-cuits无法粉丝和扇出数据15、16，因此面临着重要的输入 - 输出瓶颈17。尤其是，量子计算机中的每个量子都由外部电路7、9、18单独控制，这为量子系统19增加了噪声和热量。蛮力的方法来管理这些信号（VIA）每量子的使用单个组件的使用 - 限制了这些系统的缩放潜力16。最近的最新实验说明了这种挑战，该实验需要大约200个宽带电缆，45个笨重的微波循环器和室温电子设备来控制53吨的室温（参考20）。在本文中，我们报告了一种基于芯片的低温含量金属 - 氧化物 - 氧化剂（CMOS）界面系统，该系统可以生成100 mk时多个Qubits的控制脉冲。我们的方法是基于具有超低功率分离并实现量子及其对照电路之间紧密整合的CMO芯片。我们的体系结构不需要控制系统和Qubits在同一基础21上的整体整合，也不需要从室温（或4 K）到每个量子11、13的单个电气连接。相反，我们的体系结构利用芯片到芯片互连22来管理输入 - 输出瓶颈，并有可能与各种基于半导体的Qubit平台相兼容，包括基于Majorana零模式（MZMS）23，Electron Spins 24或Gatemon 24或Gatemon设备25。
ISSCC 2024 - 量子技术集成电路
2 Google Quantum AI，加利福尼亚州戈利塔 超导量子处理器是最先进的量子计算技术之一。基于这些设备的系统已经实现了后经典计算 [1] 和量子纠错协议的概念验证执行 [2]。虽然其他量子比特技术采用自然产生的量子力学自由度来编码信息，但超导量子比特使用的自由度是在电路级定义的。当今最先进的超导量子处理器使用 transmon 量子比特，但这些只是丰富的超导量子比特之一；在考虑大规模量子计算机的系统级优化时，替代量子比特拓扑可能会证明是有利的。在这里，我们考虑对 Fluxonium 量子比特进行低温 CMOS 控制，这是最有前途的新兴超导量子比特之一。图 29.1.1 比较了 transmon 和 Fluxonium 量子比特。 transmon 是通过电容分流约瑟夫森结 (JJ) 实现的，是一种非线性 LC 谐振器，其谐振频率为 f 01，非谐性分别在 4-8GHz 和 200-300MHz 范围内。transmon 有限的非谐性约为 5%，限制了用于驱动量子比特 f 01 跃迁的 XY 信号的频谱内容，因为激发 f 12 跃迁会导致错误。以前的低温 CMOS 量子控制器通过直接 [3,4] 或 SSB 上变频 [5,6] 复杂基带或 IF 包络（例如，实施 DRAG 协议）生成光谱形状的控制脉冲；这些设备中高分辨率 DAC 的功耗和面积使用限制了它们的可扩展性。fluxonium 采用额外的约瑟夫森结堆栈作为大型分流电感。这样就可以实现 f 01 频率为 ~1GHz 或更低的量子比特，而其他所有跃迁频率都保持在高得多的频率（>3GHz，见图 29.1.1）[7]。与 transmon 相比，fluxonium 的频率较低且非谐性较高，因此可以直接生成低 GHz 频率控制信号，并放宽对其频谱内容的规范（但需要更先进的制造工艺）。在这里，我们利用这一点，展示了一种低功耗低温 CMOS 量子控制器，该控制器针对 Fluxonium 量子比特上的高保真门进行了优化。图 29.1.2 显示了 IC 的架构。它产生 1 至 255ns 的微波脉冲，具有带宽受限的矩形包络和 1GHz 范围内的载波频率。选择规格和架构是为了实现优于 0.5° 和 0.55% 的相位和积分振幅分辨率，将这些贡献限制在平均单量子比特门错误率的 0.005%。它以 f 01 的时钟运行，相位分辨率由 DLL 和相位插值器 (PI) 实现，而包络精度则由脉冲整形电路实现，该电路提供粗调振幅和微调脉冲持续时间（与传统控制器不同，使用固定持续时间和精细幅度控制）。数字控制器和序列器可播放多达 1024 步的门序列。图 29.1.2 还显示了相位生成电路的示意图。DLL 将这些信号通过等延迟反相器缓冲器 (EDIB) 后，比较来自电压控制延迟线 (VCDL) 的第一个和第 31 个抽头的信号。这会将 CLK[0] 和 CLK[30] 锁定在 180°，并生成 33 个极性交替的等延迟时钟信号。使用 CLK[30] 而不是 CLK[32] 来确保在 PFD 或 EDIB 不匹配的情况下实现全相位覆盖，这可能导致锁定角低于 180°。一对 32b 解复用器用于选择相邻的时钟信号（即 CLK[n] 和 CLK[n+1]），开关和 EDIB 网络用于驱动具有可选极性的 PI。 PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。