XiaoMi-AI文件搜索系统
World File Search System沟道宽度
CoolSiC™ MOSFET 栅极驱动电压指南...
通过在各种开关条件下进行长期测试，研究了英飞凌 CoolSiC™ MOSFET 的这种现象的特点。数据显示，开关应力会导致 V GS(th) 随时间缓慢增加。然而，无论选择何种参数，都从未观察到由开关引起的负 V GS(th) 漂移。在相同工作条件下承受应力的不同器件的 V GS(th) 漂移值相似。阈值电压 V GS(th) 的增加会降低 MOS 沟道过驱动 (V GS(on) – V GS(th) )，因此可以观察到沟道电阻 (R ch ) 的增加。这种现象在公式 [1] 中描述，其中 L 是沟道长度，W 是沟道宽度，μ n 是自由电子迁移率，C ox 是栅极氧化物电容，V GS(on) 是正导通状态栅极电压，V GS(th) 是器件的阈值电压 [2]。
面向设计的全制度全区域7参数短路...
摘要 本文提出了一种基于反转电荷的 MOS 晶体管 7 参数分析模型，旨在开发考虑 MOS 晶体管物理特性的简化分析电路设计方法。所提出的面向设计的模型首次能够描述先进纳米技术的主要短沟道效应以及晶体管漏极电流对漏极电压的依赖性，同时该模型对所有偏置状态（从弱到强反转）和所有工作区域（线性和饱和）均有效。提出了一种基于器件物理的简单程序来估算给定技术的晶体管模型参数。此外，针对不同的设计场景开发了电流导数的解析表达式。通过直接与 28 nm FD-SOI 技术中 N-MOS 晶体管的硅测量值（沟道宽度为 1 µ m，沟道长度为 30 nm、60 nm 和 150 nm）以及使用行业标准紧凑模型执行的模拟进行比较，验证了所提模型的准确性。
采用磁控溅射层间电介质直接形成 n+ 工艺，用于自对准共面氧化铟镓锌薄膜晶体管
具有交错结构（例如蚀刻停止 (ES) 和背沟道蚀刻 (BCE) 结构）的铟镓锌氧化物 (IGZO) 薄膜晶体管 (TFT) 已被证明可用作平板显示器中的电路器件 [1,2]。然而，由于栅极和源/漏极 (S/D) 电极之间的重叠，这些交错结构器件不可避免地具有较大的寄生电容，从而导致 TFT 器件的工作速度较低。自对准 (SA) 共面结构是克服该寄生电容问题的一种有前途的解决方案 [3]。形成导电的 n + -IGZO 以获得有源 S/D 区和 S/D 电极之间的欧姆接触是 SA 共面器件的重要工艺。已经提出了许多用于该工艺的方法，并且制备的 IGZO 器件具有良好的性能。通常使用等离子体处理（Ar、H2 等）[4,5] 和深紫外（DUV）照射 [6] 。然而，这些解决方案需要一个额外的步骤，如图 1a 所示，这会导致额外的工艺成本。在 SiO2 栅极绝缘体（GI）过蚀刻期间形成 n + -IGZO 是一种简单的方法 [7,8]。然而，当 GI 蚀刻等离子体可以蚀刻 IGZO 薄膜时，这种方法并不适用。最近，已经证明通过简单地涂覆有机层间电介质（ILD）可以形成 n + -IGZO 区域，并且获得了 24 Ω·cm 的沟道宽度归一化 S/D 串联电阻（R SD W）[9]。本报告展示了在 ILD 沉积过程中形成 n + -IGZO 区域的可能性。基于这个想法，其他制造低 R SD W SA 共面 IGZO TFT 的新方法值得研究。在这项工作中，我们使用磁控溅射工艺沉积 SiO x ILD 并同时为 SA 共面 IGZO TFT 形成 n + -IGZO 区域。这样，ILD 沉积和 n + 形成可以合并为一个步骤，如图 1b 所示。制造的器件具有相当低的 R SD W 。降低 IGZO 薄膜的机制