XiaoMi-AI文件搜索系统
World File Search System相位误差
增强5G-NR MM波：使用MMSE进行CPE补偿的相位噪声模型评估
I.简介阶段同步是5G新无线电（NR）毫米波（MMWave）通信系统性能的关键组成部分。准确的相位同步对于保持通信的可靠性和效率至关重要，尤其是在MMWave频段内，通常从24 GHz到100 GHz。这些高频带实现了前所未有的数据速率和带宽，这对于满足对高速无线连接的需求不断增长至关重要。5G-NR的演变在很大程度上依赖于MMWave技术来提供增强的移动宽带服务，超可靠的低潜伏期通信和大规模的机器型通信，从而解决了传统频带的容量限制[1-3]。但是，5G-NR MMWAVE网络的部署伴随着重大挑战，尤其是在相位误差的准确估计和补偿中。这些错误来自各种来源，包括振荡器缺陷，通道效应和硬件障碍，所有这些都会引起常见相位误差（CPE）。CPE估计和补偿对于确保MMWave系统中可靠的通信至关重要，因为即使是较小的相位偏差也会大大降低系统性能，从而导致错误率提高和信号质量降低[4]。
具有 0.36 dB 的 32–40 GHz 7 位双向移相器...
摘要 — 本文介绍了一种采用 65 nm CMOS 技术的数字可编程双向 7 位无源移相器。该无源矢量合成移相器的核心是混合正交发生器 (HQG)、级间匹配网络和无源矢量调制器 (PVM)。本文提出了一种基于高耦合因子的正交发生器设计方法，并用紧凑型垂直变压器进行了演示。提出了 HQG 和 PVM 之间的级间匹配网络，以释放带宽瓶颈并实现 34% 的分数频率带宽。I 和 Q 路径中的两个 6 位 X 型衰减器形成高分辨率 12 位控制字。在 32-40 GHz 下，这个 7 位 360 ◦ 移相器实现了测量的 2.8 ◦ 步长，相位误差为 0.45-1.6 ◦ RMS，幅度误差为 0.2-0.36 dB RMS。采用宽带技术，其3dB带宽达到30.2-42.7GHz，相位误差为2.8◦RMS。其带内1dB压缩点为10.2dBm。采用所提出的紧凑型HQG和PVM，该毫米波无源移相器仅占用220×630μm2，并且没有功耗。
双基地和多基地 SAR 中振荡器噪声的影响
I. 引言 双基地和多基地合成孔径雷达 (SAR) 系统通过安装在不同平台上的发射和接收天线进行操作 [1], [2]。这种空间分离具有多种操作优势，将提高未来星载 SAR 任务的能力、可靠性和灵活性 [3], [4]。双基地和多基地卫星配置的强大应用包括单程横轨和沿轨干涉测量、高分辨率宽幅 SAR 成像、用于改进场景分类的双基地成像、分辨率增强、SAR 层析成像和频繁监测 [4]。然而，双基地和多基地 SAR 任务的实施也带来了一些新的挑战，例如近距离卫星编队中的避碰、为提供适当基线的轨道设计、增加对模糊性的敏感性以及仪器同步 [4]–[12]。本信讨论了双基地和多基地 SAR 数据采集过程中振荡器稳定性有限的影响。在分布式 SAR 系统中，振荡器误差值得特别关注，因为在单站 SAR 中，低频相位误差不会消除，而单站 SAR 中相同的振荡器信号用于调制和解调 [7]。为了进行定量研究，我们在第二部分中引入了一个系统理论模型，该模型在随机过程框架内描述了超稳态振荡器 (USO) 的残余相位误差
Nautel XR25-50.pdf
XR 系列发射器经过专门设计，支持目前可用的数字传输格式，并正在开发用于现有 AM 频道。Nautel 相间脉冲持续时间调制器采用超线性扩展频带滤波器，可保持 40 kHz 的包络带宽。特殊电路优化 IPM，以确保最小相位误差。当使用数字调制技术（如 HD Radio 和 DRM）传输数字编码信号时，这可提供出色的信噪比。即使现实世界天线系统的带通性能有限，XR 系列的数字性能也非常出色。它与市场上的所有数字调制系统兼容。这种兼容性、性能和灵活性的结合使 XR 系列成为数字广播公司的理想选择。
基于物理的深度学习，通过像差进行成像
目前，采用光学相干检测的传感器的图像校正框架试图估计数据中的相位误差（如由像差引起的误差），并同时重建数字增强图像。实际上，这些框架很难解释散斑的影响。为了解决这一问题，我们开发了一种称为相干即插即用伪影去除 (CPnP-AR) 的新型图像校正框架，它将神经网络去散斑器与基于物理的测量模型结合在一起。我们还开发了定量评估相对于多个最先进框架的性能所需的实验协议。结果表明，CPnP-AR 可以为各种物体生成更高质量的图像和更准确的相位误差估计，特别是无需进行与物体相关的参数调整。整体稳健性的提高是将这种新型图像校正框架应用于众多感兴趣的应用的关键一步。
使用旋转级联稳定器代码避免相干错误
由集体耦合引起的相干误差是许多现实量子系统中的主要噪声形式，其破坏性比通常认为的随机误差更大。在此，我们提出通过代码连接将稳定码与恒定激励码相结合。也就是说，通过将 [[ n ， k ， d ]] 稳定外码与双轨内码连接，我们得到一个 [[2 n ， k ， d ]] 恒定激励码，它不受相干相位误差的影响，并且等同于泡利旋转稳定码。当稳定外码具有容错能力时，恒定激励码对随机误差具有正的容错阈值。将外码设置为四量子比特振幅阻尼码可得到一个八量子比特恒定激励码，该码可纠正单个振幅阻尼误差，并且我们分析了该码作为量子存储器的潜力。
数字化仪的动态误差校正用于时间域...
摘要 - 描述了一种用于计量应用的数字化仪中失真的数值校正方法。对数字化仪在相平面中的误差行为的研究导致了描述数字化仪失真行为的分析误差模型的开发。特别重要的是，该模型能够描述基本频谱分量中的非线性误差，表现为幅度和频率相关的增益和相位误差。当仅适合数字化仪输出数据的谐波失真内容时，该模型会生成一定量的基波，该基波可以正确解释数字化仪增益中不是由于线性系统响应引起的误差。因此，该模型不仅能够改善数字化仪的总谐波失真 (THD) 性能，还能改善其交流均方根测量精度。在 1 MHz 时，该模型将数字化仪线性化为 70/lV/v，范围为 1 V 至 8 V，并将谐波失真降低 > 20 dB。据信，这是文献中首次报道此类结果。
![arXiv:2010.11961v1 [quant-ph] 2020 年 10 月 22 日](/simg/g:\will\search\icon\source\8\89ffe82c33c41c9d63c00d5863ea506f59175a70.webp)
arXiv:2010.11961v1 [quant-ph] 2020 年 10 月 22 日
2.2 量子物理中的泄漏。现在我们解释为什么当 [ 定律 ] 提到量子物理时，所声称的推论 ( 4 ) 不成立。7 更准确地说，我们认为存在在本地处理经典信息而不泄漏的方法。由于 [ 定律 ] 断言所有信息处理设备都遵循量子物理定律，我们自然必须假设所有信息（包括经典信息）都由量子系统的状态表示。这个想法就是利用量子理论强加信息泄漏与其扰动之间的关系这一事实。泄漏和扰动之间的关系是不确定性原理的一个例子。它可以非常简单地说明如下。考虑一个量子系统 Q ，它可以存储一位经典信息 X ，编码为正交基态 | bx 〉 。例如，两个基态可以是捕获离子的两个不同电子态。经典比特的泄漏（例如通过电磁辐射）对应于将 X 复制到另一个系统（称为 Q ′ ）的操作。这可以通过 Q 和 Q ′ 的 CNOT 门建模，控制在 Q 上，目标在 Q ′ 上，其中 Q ′ 最初准备在 | b 0 〉状态。在经典世界中，仅能访问 Q 的一方无法注意到 CNOT 门的存在。然而，量子理论断言 CNOT 门通常会影响系统 Q 的状态，因此原则上是可检测到的。具体而言，为了测试系统是否泄漏，可以将 Q 准备在叠加态 | + 〉 = | b 0 〉 + | b 1 〉（忽略标准化）。CNOT 门将使 Q 和 Q ′ 纠缠，产生 | Ψ 〉 = | b 0 〉 Q | b 0 〉 Q ′ + | b 1 〉 Q | b 1 〉 Q ′ 。忽略系统 Q ′ ，Q 的边际态就是最大混合密度算子，即 | 的均等混合（非叠加）。 + 〉 和 |−〉 = | b 0 〉−| b 1 〉 。因此，叠加态的相位被随机化，或者换句话说，Q 受到了相位误差的影响。观察到相位误差意味着一定发生了泄漏。虽然这个例子中的泄漏机制非常具体，但在量子力学中，信息增益和扰动之间存在一般的权衡。泄漏总会导致扰动，无论其通过哪个通道泄漏的细节如何。为了在所需的一般性水平上表达这种权衡，我们将过程描述为保留迹的完全正映射 (TPCPM)。这类映射包括任何与量子理论定律兼容的可能过程，即任何遵循假设 [ 定律 ] 的过程，例如伯恩斯坦例子中的电磁辐射。
PV集成的多功能外电动汽车充电器，带有改进的网格功率质量
摘要 - 本文介绍了基于自适应的Notch过滤器（ANF）的有效控制算法，用于多功能网格连接的太阳能光伏（PV）动力电动汽车（EV）充电器，以为EV电池供电，并同时提高电网功率质量（PQ）。此外，面向网格的转换器还采用了多层拓扑，以提高输出电压质量。ANF准确地估算了分别产生纯正弦参考电流和同步电压模板的基本EV电流和网格电压。与非视外网格电压条件期间相比，基于ANF的电压模板估计器精确地估计了相位内和二次同步电压模板（PLL）和二阶通用积分器（SOGI）。该充电器旨在在网格连接操作（GCO）和独立操作（SO）中运行以优化PV生成。在GCO中，充电器为电网提供网格电流谐波补偿和反应性支持。此外，它在紧急情况下为住宅负载提供了备用功率。充电器控制算法还包括基于相位误差最小化的网格同步技术，以实现从SO到GCO和反之亦然的平滑而无缝的过渡。在12.6-KVA板外EV充电器实验室原型中验证了拟议的控制算法的有效性。获得的结果验证充电器性能符合IEEE 1547标准。
4Gb/s CMOS 全差分模拟双延迟器
4Gb/s CMOS 全差分模拟双延迟锁定环时钟/数据恢复电路 Zhiwei Mao 和 Ted H. Szymanski 光网络研究组，ECE 系麦克马斯特大学，安大略省汉密尔顿，加拿大 L8S 4K1 摘要 提出了一种 4Gb/s 功率和面积高效的时钟/数据恢复 (CDR) 电路。采用全差分设计来抑制任何共模噪声并显著降低电源/地弹。模拟双延迟锁定环 (DLL) 架构将时钟采样边沿持续对齐到输入数据眼图张开的中心。自校正功能可避免传统 DLL 的相位捕获范围限制。原型电路采用 0.18um CMOS 技术实现。 CDR 采用 0.18µm CMOS 技术，占用 200 x 320 2 um 的小面积，在 2V 电源下功耗仅为 27mW。1. 简介随着 VLSI 系统的速度性能迅速提高，近年来小型低功耗高速 I/O 接口得到了广泛的研究。延迟锁定环 (DLL) 和锁相环 (PLL) 均可用于 CDR 电路以消除时钟/数据偏差并改善整体系统时序。在有参考时钟的情况下，通常使用 DLL，因为与 PLL 相比，DLL 不会累积相位误差。此外，DLL 通常具有更简单的设计并且本质上很稳定。传统 DLL 的缺点是其有限的相位捕获范围和输入时钟抖动传播。此外，数字 DLL [1] 不可避免地存在量化误差，并且通常需要更大的面积和功耗，而模拟 DLL 设计 [2] 被指责对噪声更敏感。本文提出了一种新型 CMOS CDR 电路，该电路采用全差分结构来降低对共模噪声的敏感性，并应用模拟双 DLL 来实现连续相位对齐和稳健的数据恢复。CDR 核心电路在 4Gb/s 的数据速率下消耗面积小、功耗低。本文安排如下：第 2 节介绍 CDR 架构，第 3 节讨论在 0.18um CMOS 技术中原型实现该架构的电路设计问题，第 4 节展示原型芯片实现和仿真结果，第 5 节总结本文。