摘要 — 设计并演示了在 100 微米薄玻璃基板上通过通孔互连的高精度高性能带通和低通滤波器的双面或 3-D 集成,用于超小型双工器组件。开发了一种实现大面积高精度制造的新型工艺,以大大提高电气性能的公差。高精度、高品质因数和高元件密度以及玻璃上的薄膜层用于在玻璃上实现创新的拓扑结构,以实现高带外抑制和低插入损耗。低损耗 100 毫米厚的玻璃芯和多层 15 毫米薄聚合物膜用于在基板上构建滤波器。演示的双工器尺寸为 2.3 3 2.8 3 .2 毫米。借助玻璃的尺寸稳定性和半加成图案化工艺控制,所制造的滤波器的性能与模拟结果具有极好的相关性。还分析了工艺敏感性分析对双工器性能的影响。最后,展示了一种独特而创新的工艺解决方案,以控制工艺偏差并实现良好的双工器公差。使用新工艺,性能偏差控制在约 3.5 倍。
CK Sheng*、MGM Sabri、MF Hassan、EAGE Ali 马来西亚登嘉楼大学科学与海洋环境学院,21030 瓜拉尼鲁斯,登嘉楼,马来西亚 这项工作首次实施了基于光声 (PA) 技术的光热波表征,以研究在不同温度下退火的 Si 晶片 (Au/Si) 上沉积的金薄膜层的热特性和载流子传输特性。XRD 图案表明,在退火温度为 330 o C 时追踪到了 Au81Si19 相的亚稳态金 (Au) 硅化物,当温度进一步升高到 370 o C 时,该结构消失。结果表明,获得 Au/Si 结构的 PA 信号低于纯 Si 晶片。通过拟合 PA 信号相位关系阐明了 Si 和 Au/Si 的热特性和载流子传输特性。结果表明,随着退火温度的升高,Au/Si 的热扩散率和表面复合速度增加,复合寿命缩短。然而,当温度接近 370 o C 时,表面复合和热传输过程减弱,这可能是由于硅化物团簇的断裂造成的。(2021 年 7 月 20 日收到;2021 年 10 月 29 日接受)关键词:金硅化物,热退火,光声,热扩散率,复合
样品制作工艺从对 < 100 > 表面取向的电子级金刚石衬底 (元素 6) 进行植入前表面处理开始。首先将样品衬底放入湿式 Piranha(H 2 SO 4 (95 %): H 2 O 2 (31 %) 比例为 3:1)无机溶液中,在 80 ◦ C 下清洗 20 分钟,然后通过电感耦合等离子体反应离子蚀刻 (ICP/RIE) Ar/Cl 2 等离子体化学配方进行表面约 5 µ m 蚀刻,以去除衬底表面残留的抛光诱导应变。再进行约 5 µ m ICP/RIE O 2 化学等离子蚀刻,以去除前面蚀刻步骤中残留的氯污染[1]。接下来,将样品在 Piranha 溶液中进行无机清洗(80 ◦ C 下 20 分钟),并注入 Sn 离子(剂量为 1e11 离子/cm 2,能量为 350 keV)。在通过真空退火(1200 ◦ C)激活 SnV 中心之前,进行三酸清洗(比例为 1:1:1,HClO 4(70%):HNO 3(70%):H 2 SO 4(> 99%))1.5 小时,以去除任何残留的有机污染,然后在退火步骤后进行相同的湿式无机清洗程序,以去除在金刚石基材退火步骤中形成的任何表面石墨薄膜层。为了评估 SnV 中心是否成功激活,在悬浮结构纳米制造之前对样品进行表征。波导结构的纳米加工遵循参考文献[2-6]和[1]中开发的基于晶体相关的准各向同性蚀刻底切法的工艺。图S1中显示了该方法的示意图。
摘要在这项研究中,研究了用于chiplets的高密度有机杂交底物异质整合。重点放在与互连层的杂种底物的设计,材料,过程,制造和表征上。进行了非线性有限元分析,以显示填充有互连层导电糊的VIA处的应力状态。关键词chiplets,异源整合,杂交底物,互连层,扇出面板级芯片last I.对2.1D IC积分的简介,具有细金属线宽度(L)和间距(S)的薄膜层(无芯底物)在堆积包装基板的顶层上制造,并成为混合基板[1-5]。在这种情况下,杂交底物的屈服损失,尤其是精细的金属L/S无烷基底物很难控制,并且可能非常大。为2.3D IC积分,精细的金属L/S底物(或插头)和堆积包底物是分别制造的[6-15]。之后,细金属L/S底物和堆积封装基板通过焊接接头互连为混合基板,并通过底漆增强。在这种情况下,杂交底物的屈服损失,尤其是精细的金属L/S无烷基底物更易于控制和较小。在这项研究中,精细的金属L/S底物和堆积封装基板或高密度互连(HDI)也被单独制造,然后通过互连层组合。这与2.3d IC集成非常相似,除了焊接接头和底部填充,被取消,这些焊接被互连层取代。互连层约为60μm,由填充有导电糊的预处理和VIA(底部为100μm直径为100μm,直径为80μm),并且处于β级。精细的金属L/S无烷基基材(37μm厚度)是由PID(可令人刺激的介电),LDI(激光直接成像)和PVD(物理蒸气沉积),Photoresist和LDI,LDI,LDI,