XiaoMi-AI文件搜索系统
World File Search System设计成本
定制可信人工智能加速器，实现高效的隐私保护机器学习
使用可信硬件已成为实现隐私保护机器学习的一种有前途的解决方案。具体而言，用户可以将其私人数据和模型上传到硬件强制的可信执行环境（例如，支持 Intel SGX 的 CPU 中的飞地），并在其中运行机器学习任务，并确保机密性和完整性。为了提高性能，AI 加速器已广泛应用于现代机器学习任务。然而，如何保护 AI 加速器上的隐私仍然是一个悬而未决的问题。为了解决这个问题，我们提出了一种基于未修改的可信 CPU 和定制的可信 AI 加速器的高效隐私保护机器学习解决方案。我们谨慎地利用加密原语来建立信任并保护 CPU 和加速器之间的通道。作为一个案例研究，我们基于开源多功能张量加速器展示了我们的解决方案。评估结果表明，所提出的解决方案以较小的设计成本和适中的性能开销提供了高效的隐私保护机器学习。
综述。量子电路合成与编译...
摘要 量子计算被视为后摩尔时代有望突破计算能力瓶颈的有前途的计算范式。量子处理器尤其是超导量子处理器的日趋成熟为量子算法的开发和实现提供了更多的可能性。作为量子算法实现的关键阶段，逻辑电路设计和量子编译也受到广泛关注，涉及量子逻辑电路综合（又称量子架构搜索）与优化、量子比特映射与路由等关键技术。近期研究表明，相关算法的规模和精度正在稳步提升，尤其是随着人工智能方法的融合。本文系统地回顾和总结了大量文献，探索从算法层面到量子硬件一体化设计优化方案的可行性，将逻辑电路设计和编译优化步骤结合起来，利用人工智能算法卓越的认知和学习能力，可以降低人工设计成本，提高执行精度和效率，促进量子算法在硬件上的实现和验证其优越性。
基于纠错码的片上网络缓冲区保护优化
集成电路制造的最新技术需要一种通信架构，例如片上网络 (NoC)。NoC 缓冲器易受多单元翻转 (MCU) 的影响。此外，随着技术的缩小，MCU 的概率也会增加。因此，在 NoC 缓冲器中应用纠错码 (ECC) 可能成为解决可靠性问题的一种方法，尽管这会增加设计成本并需要具有更高存储容量的缓冲器。这项工作评估了两种 NoC 缓冲器数据排列模型，这些模型受三种类型的 ECC 保护，可保护存储信息，并与其他解决方案相比减少面积使用和功耗。我们通过将模型应用于三种类型的 ECC 并测量缓冲区面积、功率开销和错误覆盖率来评估容错 NoC 缓冲区方案的性能。实验结果表明，使用优化模型可保持 MCU 的可靠性，同时分别减少约 25% 和 30% 的面积消耗和功耗。
向内布拉斯加州立法机关执行委员会报告
财政部扩大了此类别的资格，包括广泛的铅修复和雨水管理项目，后者是 Wyuka 公墓的项目。此外，最终规则指出，财政部在此上下文中对“基础设施”一词的解释是广义的，是指实现给定公共目的的底层框架或系统，无论是提供饮用水还是管理废水或雨水。2 Greg Osborn 代表 Wyuka 公墓在内布拉斯加州立法机关拨款委员会作证时对该项目进行了如下总结：“下游有大量的砾石、沙子、庭院垃圾和垃圾进入池塘。您的报告回答了我们目前正在处理的问题，并解决了雨水排放未来的成功问题……这将确保水质和水量。该项目将为 Wyuka 公墓南部 255 英亩的土地创造更好的排水流量，并帮助重建林肯第一个公园的美丽，从而使公众受益匪浅。”与其他为应对突发公共卫生事件及其负面经济影响而获准实施的基础设施项目和资本支出项目一样，规划和设计成本以及相关的项目前期成本均属于 SLFRF 资金的合格用途。3
野马：NASA SpaceFlight Avionics的主力军
摘要 - 下一代的模块化统一空间技术航空电子技术（野马）是一个小型的集成航空电子系统，包括命令和数据处理（C＆DH）（C＆DH），电力系统电子（PSE），态度控制系统接口（ACS）和推进电子产品。Mustang Avionics架构建立在多年的知识捕捉和在Goddard太空飞行中心学到的经验教训。以模块化的动力并使板重新设计成本最低，Mustang提供了具有无背光设计的功能的灵活性，并允许用户选择其系统所需的选项（卡片）。它结合了一个分布式电源系统，该功率系统为其所有子组件提供辅助功率，从而减少了航空电子学所需的主要服务数量。可以将野马集成到一个系统中，也可以分为几个较小的组件。野马支持更强大，更可靠的航空电子系统的冗余和跨折叠能力。存在称为iMustang的仪器电子设备的野马的变体，并允许用户选择适用于仪器电子设备的功能。Mustang并不是要代替所有航天器的航空电子产品。由于其相对紧凑的尺寸而存在局限性，但是野马设计已广泛地适用于许多航天器和仪表总线航空架构。
模型识别自适应控制 – 实施案例...
对不断提高飞机性能的需求导致了飞行控制系统的引入，而现在这些系统已经变得非常复杂。通常应用的控制设计方法（例如增益调度、动态逆）需要精确的系统动态模型，并使用数值和实验方法进行复杂的空气动力学分析，并进行远远超出确保符合法规要求的飞行测试。随着模块化无人机的普及，需要快速、更便宜、可扩展的设计方法，从而导致自调节、自适应控制器领域的出现。自适应控制器不需要精确的工厂模型，它们可以根据配置偏差和飞行条件进行调整。这样可以增强控制系统的稳健性。自适应控制器的设计成本较低，并且可以轻松定制已经应用的控制器以适应给定飞机配置的要求。本文选择了模型识别自适应控制（MIAC，也称为间接自适应控制）框架（而不是更常用的模型参考自适应控制），因为它的适用范围更广（可以容纳任意零极点位置）并且可以分阶段引入。一旦确定模型识别的正确操作，就可以应用在线控制重新设计来完成自适应。本文的目的是研究 MIAC 对非线性多输入多输出 (MIMO) 系统的适用性，主要关注识别和参数自适应，这将导致自适应控制设计。对于
考虑社会福利和水质公用事业的供水供应链决策的研究
当供水项目成为世界各地水网络的重要组成部分时，这些项目的有效运营和管理在为水资源的最佳分配提供全面发挥作用。应同时考虑进行水分转移的运营和管理，在经济利益，生产者盈余和水质公用事业的情况下的供水链决策。根据供应链的想法，本文将水转移运营管理视为由水转移公司，供水公司和消费者组成的供水链。从社会福利和水质公用事业的角度来看，提出了一种全面的优化和协调决策模型。将南到北水转移项目作为研究对象，设计成本分配的合同，并使用Stackelberg Game方法来优化供水链的决策和协调。结果表明，当关注的系数和成本分布比在给定可行的价值区域内评估时，可以改善水转移公司和供水公司的利用。随着成本比例的增加，关注系数的可行价值间隔会降低。当关注系数增加时，水转移公司的利用减少，而水供应公司，水质，消费者盈余，水质效用以及水转移公司的实用性逐渐增加。结果为水转移决策提供了宝贵的参考。
人工智能芯片入门——它们是什么以及为什么重要
引言和总结 3 芯片创新的规律 7 晶体管缩小：摩尔定律 7 效率和速度改进 8 提高晶体管密度可实现改进的设计，从而提高效率和速度 9 晶体管设计正在达到基本尺寸极限 10 摩尔定律的放缓和通用芯片的衰落 10 通用芯片的规模经济 10 成本增长速度快于半导体市场 11 半导体行业的增长率不太可能增加 14 随着摩尔定律的放缓，芯片得到了改进 15 晶体管的改进仍在继续，但速度正在放缓 16 提高晶体管密度可实现专业化 18 AI 芯片动物园 19 AI 芯片类型 20 AI 芯片基准 22 最先进 AI 芯片的价值 23最先进的人工智能芯片意味着成本效益 23 计算密集型人工智能算法受到芯片成本和速度的瓶颈制约 26 美国和中国的人工智能芯片及其对国家竞争力的影响 27 附录 A：半导体和芯片基础知识 31 附录 B：人工智能芯片的工作原理 33 并行计算 33 低精度计算 34 内存优化 35 领域特定语言 36 附录 C：人工智能芯片基准研究 37 附录 D：芯片经济模型 39 芯片晶体管密度、设计成本和能源成本 40 代工、组装、测试和封装成本 41 致谢 44
RapidChiplet：用于快速设计空间探索chiplet体系结构的工具链
提高处理器和加速器的每成本绩效比以往任何时候都变得更具挑战性，导致摩尔定律的减慢[22]。这种慢速下降的原因是过渡到更先进的技术节点[19]时的设计和制造成本，以及由于IO驱动器，模拟电路的缩放限制以及最近的静态随机访问记忆（SRAM）而导致此过渡的重新转换。针对这些挑战的有前途的解决方案是2.5D集成，其中多个称为chiplets的硅死模被整合到同一软件包中。可以将单个芯片设计重复使用以降低每芯片的设计成本的事实。此外，由于2.5D集成允许将不同技术内置的异质芯片集成到同一包装中，因此只有可以充分利用技术扩展的组件才能以高级和昂贵的技术节点制造。达到缩放限制的组件是成熟的低成本技术制造的。由于其经济利益，2.5D整合将其进入行业领先的公司的产品，例如NVIDIA的P100 GPU [17]（仅用于高频带宽度内存（HBM））和AMD的EPYC和Ryzen CPU [23]。2.5D堆叠芯片的设计空间很大。One can decide between different packaging options [ 18 , 21 , 27 , 29 ], chiplet counts and sizes [ 9 ], chiplet placements [ 13 ], die-to-die (D2D) link imple- mentations [ 7 , 24 ] and protocols [ 1 , 3 ], inter-chiplet interconnect (ICI) topologies [ 4 , 14 , 16 , 25 , 26 ], and many more factors.更重要的是，有许多感兴趣的指标，例如面积要求，功耗，热能性能以及芯片的制造成本，或ICI的潜伏期和吞吐量。
RapidChiplet：用于快速探索 Chiplet 架构设计空间的工具链
提高处理器和加速器的性能成本比以往更具挑战性，这导致摩尔定律的减速 [22]。减速的原因在于过渡到更先进的技术节点时设计和制造成本呈指数级增长 [19]，同时由于 I/O 驱动器、模拟电路以及最近的静态随机存取存储器 (SRAM) 的扩展限制，这种过渡的收益不断递减。2.5D 集成是解决这些挑战的一个有前途的解决方案，其中将多个称为小芯片的硅片集成到同一封装中。单个小芯片设计可用于多种产品，这降低了每个芯片的设计成本。此外，由于 2.5D 集成允许将采用不同技术构建的异构小芯片集成到同一封装中，因此只有能够充分利用技术扩展的组件才会采用先进且昂贵的技术节点制造。已经达到扩展极限的组件则采用成熟的低成本技术制造。由于其经济效益，2.5D 集成已应用于行业领先公司的产品中，例如 NVIDIA 的 P100 GPU [ 17 ]（仅适用于高带宽内存 (HBM)）和 AMD 的 EPYC 和 Ryzen CPU [23]。2.5D 堆叠芯片的设计空间巨大。人们可以在不同的封装选项[18、21、27、29]、芯片数量和尺寸[9]、芯片放置位置[13]、芯片到芯片 (D2D) 链路实现[7、24]和协议[1、3]、芯片间互连 (ICI) 拓扑[4、14、16、25、26]以及其他许多因素之间进行选择。此外，还有许多不同的相关指标，例如芯片的面积要求、功耗、热性能和制造成本，或 ICI 的延迟和吞吐量。