XiaoMi-AI文件搜索系统
World File Search System上变频
Spirent Vertex® 国防信道仿真解决方案...
Spirent Vertex 高频转换器通过将 0.75GHz 至 6GHz 之间的 RF 范围转换为 5.9GHz 至 40.5GHz 之间的 mmWave 范围，反之亦然，使 Vertex 信道仿真器更接近 5G，从而实现 5G 应用所需的毫米波场景中的信道特性模拟。它还可以定制以支持其他 mmW 频率。Vertex HFC 可用于各种场景，例如在 mmWave 频段基站和 mmWave 频段设备之间注入 RF 信道仿真，或从 RF 频段网络仿真器或 eNodeB 上变频到 mmWave 频段设备。
Frank Herzel*、Thomas Mausolf 和 Gunter Fischer 一种用于低抖动多 GHz 频率合成的新型架构
摘要：提出了一种由晶体振荡器和自由运行介质谐振器振荡器 (DRO) 驱动的锁相环 (PLL) 级联。为了最大限度地降低相位噪声、杂散音和抖动，使用较低 GHz 范围内的可编程 PLL1 来驱动具有固定倍频因子的毫米波 (mmW) PLL2。相位噪声分析得出两个 PLL 的两个最佳带宽，以使级联的输出抖动最低。通过分频 PLL1 的输出频率并通过由 DRO 驱动的单边带 (SSB) 混频器对其进行上变频，可以进一步降低 PLL1 中的相位噪声和杂散音 (杂散)。通过将 SSB 混频器纳入 PLL1 的反馈环路中，可以避免手动调整 DRO，并且可以采用低噪声自由运行 DRO。本文介绍了 SiGe BiCMOS 技术中的一种示例设计。
基于光子学的近场测量和远场...
摘要 本研究使用具有平面扫描功能的电光 (EO) 传感器演示了基于光子学的 300 GHz 频段近场测量和远场特性分析。待测场在 EO 传感器处上变频至光域 (1550 nm)，并通过光纤传送至测量系统。在 13 s 的一维测量时间内，系统的典型相位漂移为 0.46 ◦，小于该时间尺度下相位测量的标准偏差 1.2 ◦。将从测得的近场分布计算出的喇叭天线远场方向图与使用矢量网络分析仪通过直接远场测量系统测得的远场方向图进行了比较。对于与角度相关的参数，我们通过近场测量获得的结果的精度与通过直接远场测量获得的结果相当。我们的近场测量结果与直接远场测量结果之间的旁瓣电平差异（约 1 dB）归因于探针校正数据的过量噪声。我们相信，基于光子学的球形 EO 探针扫描近场测量将为 300 GHz 频段高增益天线的表征铺平道路。
采用CMOS技术设计吉尔伯特单元混频器
提出了一种采用 180 nm CMOS 工艺的上变频混频器。本研究详细阐述了几种混频器的类型、混频器的性能参数、混频器的拓扑结构以及提高混频器性能的设计技术。主要目的是提高增益、增加线性度和噪声系数。有四种金属层可供设计。对以前发表的研究进行了比较，并提出了低功耗混频器的最佳拓扑结构。关键词：混频器，噪声系数，变频增益，CMOS 1. 简介超宽带 (UWB) 系统是无线通信的主要技术之一。混频器是将 RF 信号转换为基带信号的关键。混频器是 RF 通信系统中最重要的元件之一。当两个不同的输入频率插入另外两个端口时，它被设计为在单个输出端口产生和频和差频。插入两个输入端口的两个信号通常是本振信号和输入（对于接收器）或输出（对于发射器）信号。要产生新频率（或新频率），需要非线性设备。射频混频器本质上是一种将信号从一个频率移到另一个频率的设备。混频器产生输入频率、LO 频率及其互调产物的谐波。这些谐波增加了混频器的非线性。设计混频器的基本目标是抑制谐波。理想的混频器是一个乘法器电路。理想的混频器将一个载波频率周围的调制转换到另一个载波频率。由于混频器是一种非线性设备，因此它无法执行频率转换。
软件定义无线电入门 - ODU Digital Commons
• 消费者和社会对应用的需求从使用移动电话提供基本语音服务和支持短距离无线网络发展到通过互连的有线和无线网络的庞大异构基础设施支持无处不在的连接和边缘计算。20 世纪 90 年代中期，随着第二代和第三代之间的过渡，无线系统的设计范式发生了重大转变，当时有远见的工程师和无线先驱 Joseph Mitola 正式提出了 SDR 概念 [1]，[2]。根据无线创新论坛 [3]，SDR 被定义为“部分或全部物理层功能由软件定义的无线电”。我们注意到，通信系统的物理层传统上与硬件相关联，并且对物理层功能的任何更改（例如修改调制方案或更改与特定系统相关的频带）都需要更改硬件。因此，为了在传统无线电上支持多种无线标准，必须内置所有相应的硬件模块，这会增加制造成本，并将灵活性限制在一组预定义的选择范围内。相比之下，SDR 具有最少的硬件组件，可以根据需要通过编程更改其操作参数，为多功能无线设备提供了经济高效的替代方案。自 SDR 概念推出以来的三十年里，SDR 通过低成本快速原型设计促进了无线通信系统的重大进步，成为现代通信系统的基石。我们注意到，尽管三十年的存在预计在现代电气和电子技术领域将是一个重要的生命期，但 SDR 仍在蓬勃发展，并在无线通信系统和网络的研究、开发和教学的各个方面无处不在。受 SDR 技术活力的推动，本文概述了它们的突出方面，可用作 SDR 的自导介绍。在第 II 部分中，我们首先回顾了过去 30 年来影响 SDR 演进的驱动因素和支持技术，重点介绍了当前使 SDR 成为无线通信研究和开发界关注焦点的趋势。在第 III 部分中，我们继续简要介绍理论背景，这对于理解 SDR 操作必不可少。这包括以同相和正交分量表示带通信号以及频率上变频和下变频的异差，并且是
7 – 薄膜铌酸锂的量子光子学 Neil Sinclair 1,2 和 Marko Lon č ar 1
2 加州理工学院物理、数学和天文学分部及量子技术联盟 (AQT)，美国加利福尼亚州帕萨迪纳 91125 状态 光子具有许多有利于实现量子技术的特性 [1]：它们存在于环境条件下，通常不受环境噪声的影响，并且在一定程度上可以轻松产生、操纵和检测。由于它们还可以长距离传播而不会造成重大损失，因此单个光子非常适合量子密钥分发，旨在利用量子不确定性来保护远距离各方之间的消息。然而，光子的这些特性也为实现需要单个光子之间确定性相互作用的量子技术带来了挑战，例如用于光子量子信息处理。集成光子学将在实现长距离（例如全球）、中距离（例如城域或房间大小）和短距离（例如芯片间或芯片内）量子网络中发挥关键作用。但是，用于量子技术应用的光子学平台的性能需要比传统应用的要求好得多，并且在某些方面与传统应用的要求有所不同。例如，量子光子学平台需要：（i）超低损耗，以保存脆弱的量子态；（ii）能够精确控制光子的时间和光谱分布；（iii）允许快速、低损耗的光开关路由量子信息；（iv）能够在可见光和电信波长下工作，这两个波长下有许多单光子源和量子存储器工作，并且存在低损耗光纤；（v）具有强非线性，可高效地进行频率上变频和下变频、量子转导和纠缠光子对生成；（vi）允许集成光电探测器和操作电子设备。领先的集成光子平台硅和氮化硅由于缺乏二阶非线性而无法满足这些要求，这限制了它们的功能 [1]。虽然可以通过晶体改性或异质集成来解决这一问题，但仍需观察其中涉及的权衡因素，例如效率和可扩展性。薄膜铌酸锂 (TFLN) 已成为一种有前途的量子光子平台。LN 对光子透明（带隙约为 4 eV），具有强大的电光 (EO) 效应，允许使用微波快速改变光的相位，并且具有较高的二阶光学非线性，可通过铁电畴调制（即周期性极化）进行设计 [2]。重要的是，4 英寸和 6 英寸 TFLN 晶圆最近已实现商业化，这激发了人们对这一令人兴奋的材料平台的兴趣。
ISSCC 2024 - 量子技术集成电路
2 Google Quantum AI，加利福尼亚州戈利塔 超导量子处理器是最先进的量子计算技术之一。基于这些设备的系统已经实现了后经典计算 [1] 和量子纠错协议的概念验证执行 [2]。虽然其他量子比特技术采用自然产生的量子力学自由度来编码信息，但超导量子比特使用的自由度是在电路级定义的。当今最先进的超导量子处理器使用 transmon 量子比特，但这些只是丰富的超导量子比特之一；在考虑大规模量子计算机的系统级优化时，替代量子比特拓扑可能会证明是有利的。在这里，我们考虑对 Fluxonium 量子比特进行低温 CMOS 控制，这是最有前途的新兴超导量子比特之一。图 29.1.1 比较了 transmon 和 Fluxonium 量子比特。 transmon 是通过电容分流约瑟夫森结 (JJ) 实现的，是一种非线性 LC 谐振器，其谐振频率为 f 01，非谐性分别在 4-8GHz 和 200-300MHz 范围内。transmon 有限的非谐性约为 5%，限制了用于驱动量子比特 f 01 跃迁的 XY 信号的频谱内容，因为激发 f 12 跃迁会导致错误。以前的低温 CMOS 量子控制器通过直接 [3,4] 或 SSB 上变频 [5,6] 复杂基带或 IF 包络（例如，实施 DRAG 协议）生成光谱形状的控制脉冲；这些设备中高分辨率 DAC 的功耗和面积使用限制了它们的可扩展性。fluxonium 采用额外的约瑟夫森结堆栈作为大型分流电感。这样就可以实现 f 01 频率为 ~1GHz 或更低的量子比特，而其他所有跃迁频率都保持在高得多的频率（>3GHz，见图 29.1.1）[7]。与 transmon 相比，fluxonium 的频率较低且非谐性较高，因此可以直接生成低 GHz 频率控制信号，并放宽对其频谱内容的规范（但需要更先进的制造工艺）。在这里，我们利用这一点，展示了一种低功耗低温 CMOS 量子控制器，该控制器针对 Fluxonium 量子比特上的高保真门进行了优化。图 29.1.2 显示了 IC 的架构。它产生 1 至 255ns 的微波脉冲，具有带宽受限的矩形包络和 1GHz 范围内的载波频率。选择规格和架构是为了实现优于 0.5° 和 0.55% 的相位和积分振幅分辨率，将这些贡献限制在平均单量子比特门错误率的 0.005%。它以 f 01 的时钟运行，相位分辨率由 DLL 和相位插值器 (PI) 实现，而包络精度则由脉冲整形电路实现，该电路提供粗调振幅和微调脉冲持续时间（与传统控制器不同，使用固定持续时间和精细幅度控制）。数字控制器和序列器可播放多达 1024 步的门序列。图 29.1.2 还显示了相位生成电路的示意图。DLL 将这些信号通过等延迟反相器缓冲器 (EDIB) 后，比较来自电压控制延迟线 (VCDL) 的第一个和第 31 个抽头的信号。这会将 CLK[0] 和 CLK[30] 锁定在 180°，并生成 33 个极性交替的等延迟时钟信号。使用 CLK[30] 而不是 CLK[32] 来确保在 PFD 或 EDIB 不匹配的情况下实现全相位覆盖，这可能导致锁定角低于 180°。一对 32b 解复用器用于选择相邻的时钟信号（即 CLK[n] 和 CLK[n+1]），开关和 EDIB 网络用于驱动具有可选极性的 PI。 PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。