XiaoMi-AI文件搜索系统
World File Search System分频器
整数 N RF 合成器和分频器
在 RF 通信系统中，振荡器是提供发射器和接收器之间同步的基本组件。RF 收发器中使用的振荡器通常嵌入“合成器”环境中，以精确定义其输出频率。几十年来，合成器设计一直是一项艰巨的任务，导致了数百种 RF 合成技术的出现。基于 PLL（锁相环）的合成器通常通过闭环控制提供更好的稳定性。PLL 概念通过额外的杂散减少技术提高了合成器电路的性能。在反馈环路中使用“分频器”为合成器提供了频率选择性。在 RF IC 领域，合成器分为两大类，即“整数 N”合成器和“小数 N”合成器。本文介绍了使用 LTspice 软件中的分频器设计整数 N 合成器。
适用于汽车雷达传感器的 28 nm FD-SOI CMOS 技术的 40 GHz VCO 和分频器
摘要：本文介绍了一种 40 GHz 压控振荡器 (VCO) 和分频器链，采用意法半导体 28 nm 超薄体盒 (UTBB) 全耗尽绝缘体上硅 (FD-SOI) 互补金属氧化物半导体 (CMOS) 工艺制造，具有八层金属后道工艺 (BEOL) 选项。VCO 架构基于带有 p 型金属氧化物半导体 (PMOS) 交叉耦合晶体管的 LC 谐振腔。VCO 通过利用可通过单个控制位选择的两个连续频率调谐带，展现出 3.5 GHz 的调谐范围 (TR)。在 38 GHz 载波频率下测得的相位噪声 (PN) 分别为 - 94.3 和 - 118 dBc/Hz（频率偏移为 1 和 10 MHz）。高频分频器（频率从 40 GHz 到 5 GHz）采用三个静态 CMOS 电流模式逻辑 (CML) 主从 D 型触发器级制成。整个分频器因子为 2048。低频分频器采用工作频率为 5 GHz 的 CMOS 触发器架构。VCO 核心和分频器链的功耗分别为 18 和 27.8 mW（电源电压为 1.8 和 1 V）。使用热室在三个结温（即 − 40、25 和 125 ◦ C）下验证了电路的功能和性能。
信一种采用 InP DHBT 工艺的高带宽利用率 ECL 静态分频器
高速宽带分频器广泛应用于正交信号产生[1, 2]、时间交织THA和ADC系统[3, 4, 5]以及其他高速通信领域[6]。目前，已有多种基于不同拓扑和工艺的分频器被报道。特别地，InP DHBT在相同尺寸的器件下具有更高的击穿电压和更好的频率性能[7, 8]，这意味着InP DHBT是高速分频器电路的更好选择。但是，电路的工作频率范围不能超过与器件工艺有关的截止频率ft的几分之一[9]，这限制了电流型逻辑 (CML) 分频器的工作频率[9, 10]。为了提高分频器电路的高频性能，应努力提高相同ft 的器件的工作频率的利用率。已经发表了许多增强技术来扩展分频器的工作频率范围，例如电感峰值[9, 11, 12, 13]，分流电阻负载[14, 15, 16]，非对称锁存器[17]，动态分频器[18, 19, 20, 21, 22]和双射极跟随器[23, 24]。然而，在电路设计中最大限度地利用器件ft的报道很少。本信